[發明專利]一種存儲路徑上主動防御硬件木馬的系統及方法

有效

• 申請號: 202010294220.5
• 申請日: 2020-04-15
• 公開（公告）號: CN111488575B
• 公開（公告）日: 2023-09-22
• 發明（設計）人: 烏力吉;吳健;張向民;李翔宇;王德偉
• 申請（專利權）人: 清華大學
• 主分類號: G06F21/56
• 分類號: G06F21/56;G06F21/60;G06F21/78
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 吳大建;胡曉男

本發明提供一種存儲路徑上主動防御硬件木馬的系統及方法，所述系統包括：密鑰單元，與CPU連接，用于根據CPU的指令產生變碼操作及解碼操作所需的密鑰；變碼單元，與存儲器、所述密鑰單元連接，用于獲取原始數據，利用所述密鑰對原始數據進行變碼操作，并傳輸至所述存儲器進行存儲；解碼單元，與所述存儲器、所述密鑰單元連接，用于獲取所述存儲器輸出的數據，利用所述密鑰對所述存儲器輸出的數據進行解碼操作。本發明可以有效的防御初、高階木馬，既可以充分實現抗硬件木馬性能，又能夠滿足存儲器的速率要求，保證芯片的正常工作。

技術領域

本發明涉及信息安全技術領域，具體涉及一種存儲路徑上主動防御硬件木馬的系統及方法。

背景技術

硬件木馬結構通常包括觸發模塊以及執行模塊兩部分。觸發部分一般通過一些內設的觸發機制，通過讀取傳輸通路中有特殊意義的數據字段，或者某些信號或信號組合滿足一定條件時，實現木馬的觸發。這種觸發機制很難被發現，現有技術中還沒有一種非常可靠且成本低廉的辦法能夠實現隱藏木馬的掃描檢測，而一旦使用含有硬件木馬的設備，造成的影響嚴重性不言而喻。

由于現階段我國芯片的生產還嚴重依賴外部企業，包括芯片設計的EDA(Electronics?Design?Automation，電子設計自動化)軟件、版圖生成以及生產部分，而這些環節都有引入木馬的可能性，這對芯片的應用(尤其是軍工、政務)有個非常大的制約。

發明內容

針對上述問題，本發明提供一種存儲路徑上主動防御硬件木馬的系統及方法，通過將存儲器內的存儲數據轉換為變碼后數據，實現對芯片內部存儲路徑上硬件木馬的主動防御。

本發明的技術方案是這樣實現的：

第一方面，本發明提供一種存儲路徑上主動防御硬件木馬的系統，包括：

密鑰單元，與CPU連接，用于根據CPU的指令產生變碼操作及解碼操作所需的密鑰；

變碼單元，與存儲器、所述密鑰單元連接，用于獲取原始數據，利用所述密鑰對原始數據進行變碼操作，并傳輸至所述存儲器進行存儲；

解碼單元，與所述存儲器、所述密鑰單元連接，用于獲取所述存儲器輸出的數據，利用所述密鑰對所述存儲器輸出的數據進行解碼操作。

更進一步地，所述系統在FPGA上實現。

更進一步地，所述密鑰單元包括：

控制器，與CPU連接，用于接收CPU的指令，根據CPU的指令生成控制隨機數模塊的指令；

隨機數模塊，與所述控制器連接，用于根據所述控制器的指令產生主密鑰及第一標簽；

密鑰生成模塊，與所述隨機數模塊連接，用于根據所述主密鑰生成若干子密鑰。

更進一步地，所述密鑰生成模塊，包括：

密鑰擴展模塊，用于根據所述主密鑰產生若干子密鑰；

更新控制模塊，用于控制所述密鑰擴展模塊產生子密鑰的時間，控制子密鑰寫入密鑰池的順序，以及生成第二標簽；

至少兩組密鑰池，用于存儲子密鑰，其中，至少一組密鑰池用于存儲當前周期的子密鑰，至少一組密鑰池用于存儲下一周期更新的子密鑰。

更進一步地，所述密鑰擴展模塊利用輪函數將所述主密鑰迭代產生若干子密鑰。

更進一步地，所述系統還包括：

第一校驗單元，與所述存儲器連接，用于對原始數據進行校驗，計算第一校驗碼，所述第一校驗碼與變碼操作后的數據一同傳輸至存儲器進行存儲；

第二校驗單元，與所述存儲器連接，用于對解碼操作后的數據進行校驗，計算第二校驗碼，并將所述第一校驗碼與所述第二校驗碼進行比對。