[發(fā)明專利]一種實(shí)現(xiàn)多電平邏輯異或、比同運(yùn)算的電路和方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010293898.1
• 申請(qǐng)日: 2020-04-15
• 公開（公告）號(hào): CN111371448A
• 公開（公告）日: 2020-07-03
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專利權(quán)）人: 聯(lián)合華芯電子有限公司
• 主分類號(hào): H03K19/20
• 分類號(hào): H03K19/20;H03K19/21
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明提供了一種實(shí)現(xiàn)多電平邏輯異或、比同運(yùn)算運(yùn)算的電路和方法，包括：兩個(gè)單端口處理模塊、比較模塊；每個(gè)單端口處理模塊，用于將本端口的輸入邏輯電平對(duì)應(yīng)的輸入電壓進(jìn)行轉(zhuǎn)換，得到與所述輸入邏輯電平對(duì)應(yīng)的轉(zhuǎn)換后信號(hào)；所述輸入邏輯電平為多值邏輯量；比較模塊，與每個(gè)單端口處理模塊電連接，用于比較兩個(gè)端口的轉(zhuǎn)換后信號(hào)是否相同；若不同，則輸出高電平；若相同，則輸出低電平。本發(fā)明可以實(shí)現(xiàn)多電平邏輯異或、比同運(yùn)算。

技術(shù)領(lǐng)域

本發(fā)明涉及邏輯運(yùn)算領(lǐng)域，尤指一種實(shí)現(xiàn)多電平邏輯異或、比同運(yùn)算的電路和方法。

背景技術(shù)

現(xiàn)有的邏輯運(yùn)算普遍基于二值邏輯，即非0即1、非1即0的邏輯，但許多邏輯問題本身不止2個(gè)邏輯狀態(tài)。例如電機(jī)狀態(tài)邏輯上至少包括“正轉(zhuǎn)”、“停止”和“反轉(zhuǎn)”三個(gè)狀態(tài)，并且還可以進(jìn)一步區(qū)分為：“極速正轉(zhuǎn)”、“正轉(zhuǎn)”、“停止”、“反轉(zhuǎn)”和“極速反轉(zhuǎn)”五個(gè)狀態(tài)。因此需要用更多的信息來描述。這就需要用到多值邏輯，但多值邏輯在實(shí)踐中一直沒有得到廣泛的應(yīng)用。一個(gè)重要因素是，多值邏輯可以用多位二值邏輯代替。比如，上述五種狀態(tài)可以用一位多值邏輯量(取值范圍：0、1、2、3、4)表達(dá)，也可以用三位二值邏輯量表達(dá)(比如：000、001、010、011、100)。所以多值邏輯運(yùn)算也多是利用二值邏輯電路來實(shí)現(xiàn)。

隨著數(shù)字集成電路設(shè)計(jì)日趨復(fù)雜，功能越來越強(qiáng)，內(nèi)部互聯(lián)線(或稱為總線)上傳輸?shù)男畔⒘吭絹碓酱螅呻娐房偯娣e越來越小，要求互連線所占據(jù)的面積也隨之縮小，這就要求提高互連線的信息傳輸速率。用多值邏輯代替二值邏輯是一種有效提高信息傳輸速率的方法。多值邏輯在電子技術(shù)中一般用多電平邏輯來等效，同樣位數(shù)的N電平多值邏輯所表達(dá)的信息量是二值邏輯的N倍。

在二值邏輯運(yùn)算中，邏輯“異或”運(yùn)算的規(guī)則是：如果輸入的兩個(gè)邏輯值相同，則輸出低電平0；如果不同，則輸出高電平1。對(duì)異或運(yùn)算的結(jié)果取反，就可以在輸入邏輯值相同時(shí)輸出高電平1，不同時(shí)輸出低電平0，從而實(shí)現(xiàn)邏輯“比同”運(yùn)算的效果。在多電平邏輯運(yùn)算中，邏輯“異或”運(yùn)算的規(guī)則與二值邏輯“異或”運(yùn)算類似：如果兩個(gè)輸入邏輯電平相同，則輸出低電平0；如果不同，則輸出高電平1。通過對(duì)多電平邏輯“異或”運(yùn)算的結(jié)果取反，實(shí)現(xiàn)多電平邏輯“比同”運(yùn)算。

一種實(shí)現(xiàn)多電平“邏輯異或”運(yùn)算的電路如圖10所示。當(dāng)兩個(gè)端口的輸入電壓差超過門限時(shí)，必然有一個(gè)運(yùn)算放大器輸出為高電平1，另一個(gè)輸出為低電平0。再將兩個(gè)運(yùn)算放大器的輸出經(jīng)過二值邏輯異或運(yùn)算，就可以輸出高電平1。當(dāng)兩個(gè)端口的輸入電壓差小于門限時(shí)，兩個(gè)運(yùn)算放大器的輸出均為低電平0，這時(shí)二值邏輯異或運(yùn)算的結(jié)果將是低電平0。

以一個(gè)5V系統(tǒng)為例，定義低于1V為邏輯電平0，1.1V～1.9V之間為邏輯電平1，2.1V～2.9V之間為邏輯電平2，3.1V～3.9V之間為邏輯電平3，4.1V以上為邏輯電平4，運(yùn)算放大器的門限設(shè)置為0.8V。當(dāng)輸入的兩個(gè)電壓值分別為1.1V和1.9V時(shí)，原理上，輸入同為邏輯電平1，屬于相同邏輯電平，此時(shí)異或門應(yīng)輸出低電平；實(shí)際上，輸入電壓差未超過門限，所以異或門的輸出也確實(shí)為低電平。但是，如果輸入的兩個(gè)電壓值分別為0.9V和1.1V時(shí)，由于輸入電壓差只有0.2V，此時(shí)圖10所示電路會(huì)認(rèn)為輸入的是相同的邏輯電平，所以實(shí)際異或門的輸出是低電平。但實(shí)際上端口1的輸入電壓是邏輯電平0，端口2的輸入電壓是邏輯電平1，兩者是不同的邏輯電平，應(yīng)判為不相同的邏輯電平，異或門應(yīng)輸出高電平。

所以，圖10所示電路實(shí)際上只能用于電壓檢測，不能用于多電平邏輯電路的“異或”。

發(fā)明內(nèi)容

本發(fā)明的目的之一是為了克服現(xiàn)有技術(shù)中存在的至少部分不足，提供一種實(shí)現(xiàn)多電平邏輯異或、比同運(yùn)算的電路和方法。

本發(fā)明提供的技術(shù)方案如下：