[發明專利]位線結構、其制作方法、半導體存儲器及電子設備

在審

• 申請號: 202010292267.8
• 申請日: 2020-04-14
• 公開（公告）號: CN113540026A
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 金鎮泳;周娜;李俊杰;楊濤;李俊峰;王文武
• 申請（專利權）人: 中國科學院微電子研究所;真芯（北京）半導體有限責任公司
• 主分類號: H01L23/528
• 分類號: H01L23/528;H01L23/532;H01L21/768;H01L27/108;H01L21/8242
• 代理公司: 北京辰權知識產權代理有限公司 11619
• 代理人: 付婧

本公開提供一種位線結構、其制作方法、半導體存儲器及電子設備。本公開的位線結構包括半導體基底；位于所述半導體基底上的至少一條位線；其中，所述半導體基底包括有器件隔離層限定的至少一個有源區，所述位線與所述有源區接觸，所述位線包括自所述半導體基底起依次疊加設置的金屬層和絕緣層。該位線結構通過將位線從多晶硅?阻擋金屬?鎢結構變更為金屬結構，使得位線結構在小于7nm時的局限可以克服。并且去除多晶硅之后，可以進一步堆疊。

技術領域

本公開涉及半導體技術領域，具體涉及一種位線結構、其制作方法、半導體存儲器及電子設備。

背景技術

動態隨機存取存儲器(Dynamic Random Access Memory，DRAM)是一種半導體存儲器，通常包括位單元的陣列，每一個單元能夠存儲信息的位。典型的單元配置由用于存儲電荷(即信息的位)的電容器以及在讀取和寫入操作期間提供到電容器的存取信號的晶體管組成。晶體管連接在位線和電容器之間，并且被字線信號選通(接通或關斷)。在讀取操作期間，經由相關聯的位線從所述單元讀取所存儲的信息的位。在寫入操作期間，經由晶體管從位線將信息的位存儲在單元中。單元本質上是動態的(由于泄漏)，并且因此必須被周期性地刷新。

使用埋入式柵極結構的DRAM，其位線結構是在亞16nm以下的，而目前位線結構的鎢-阻擋金屬-多晶硅構造，由于側壁傾斜、高深寬比的限制，在亞16nm以下的制程中會遇到很大的困難。另外，多晶硅位線結構在關鍵尺寸小于7nm時會發生物理性質變化，這種位線結構存在局限。

發明內容

本公開的目的是提供一種位線結構及其制作方法、一種半導體存儲器及一種電子設備。

本公開第一方面提供一種位線結構，包括：

半導體基底；

位于所述半導體基底上的至少一條位線；

其中，所述半導體基底包括有器件隔離層限定的至少一個有源區，所述位線與所述有源區接觸，所述位線包括自所述半導體基底起依次疊加設置的金屬層和絕緣層。

本公開第二方面提供一種位線結構的制作方法，包括：

提供半導體基底；所述半導體基底包括有器件隔離層限定的至少一個有源區；

在所述器件隔離層上形成有至少一個位線接觸槽，所述位線接觸槽暴露所述有源區；

在所述位線接觸槽內形成自所述位線接觸槽起依次疊加的金屬層和絕緣層，所述金屬層和絕緣層構成位線。

本公開第三方面提供一種半導體存儲器，包括：

如第一方面中所述的位線結構。

本公開第四方面提供一種電子設備，包括：

如第三方面中所述的半導體存儲器。

本公開與現有技術相比的優點在于：

(1)位線從鎢-阻擋金屬-多晶硅結構變更為金屬結構，多晶硅位線結構在小于7nm時的局限可以克服。

(2)去除多晶硅之后，可以進一步堆疊。

附圖說明

通過閱讀下文優選實施方式的詳細描述，各種其他的優點和益處對于本領域普通技術人員將變得清楚明了。附圖僅用于示出優選實施方式的目的，而并不認為是對本公開的限制。而且在整個附圖中，用相同的參考符號表示相同的部件。在附圖中：

圖1至圖8示出了本公開所提供的制作位線結構的各實施階段的示意圖；

圖9示出了本公開所提供的一種位線結構的示意圖。

具體實施方式