[發明專利]一種基于二維材料的電荷俘獲存儲器及其制備方法

在審

• 申請號: 202010290015.1
• 申請日: 2020-04-14
• 公開（公告）號: CN111463265A
• 公開（公告）日: 2020-07-28
• 發明（設計）人: 門闊;魏峰;沈宇鑫;連紫薇
• 申請（專利權）人: 有研工程技術研究院有限公司
• 主分類號: H01L29/24
• 分類號: H01L29/24;H01L29/423;H01L29/51;H01L29/792;H01L21/34;H01L21/443;B82Y30/00
• 代理公司: 中國有色金屬工業專利中心 11028
• 代理人: 范威

本發明公開了一種基于二維材料的電荷俘獲存儲器及其制備方法，其中存儲器包括：自下而上依次設置的硅襯底、隧穿層、電荷俘獲層、阻擋層、溝道層、控制電極；其中，隧穿層和阻擋層均為氧化鋁材料，電荷俘獲層為摻雜的氧化鉿薄膜，溝道層為二硫化鉬材料。本發明采用摻雜的氧化鉿材料作為電荷俘獲層，可以有效提高電荷俘獲效率，有助于在低電壓下獲得足夠大的存儲窗口；采用二維材料作為溝道層，能夠提高器件性能。

技術領域

本發明涉及微納加工技術及存儲技術領域，具體涉及一種基于二維材料的電荷俘獲存儲器及其制備方法。

背景技術

隨著信息社會的不斷發展，尤其是智能手機、大數據等技術的進步，人們對于大容量存儲設備的需求與日俱增，隨著半導體工藝的不斷發展，芯片單位面積上存儲器件的數量不斷增加，傳統存儲器結構越來越難以滿足尺寸等比例微縮的進行。閃存一種常用的非易失性移動存儲設備，具有存取快速、無噪音、發熱少等特點，應用在數碼相機、掌上電腦、智能手機等小型數碼產品中作為存儲介質。

傳統的閃存器件采用浮柵存儲結構的器件，它的缺陷是需要一種特殊的結構來提升電壓來滿足它對較高的編程電壓的要求，為了器件讀寫速率和保留特性的權衡，浮柵存儲所使用的二氧化硅隧穿層的理想厚度為9nm-11nm，無法滿足尺寸等比例微縮的推進。為了支持技術節點的前進，電荷俘獲型存儲器被提出，它采用電介質材料作為電荷俘獲層取代多晶硅浮柵，避免了電荷的一次性泄露，同時，可以引入高k(高介電常數)材料作為隧穿層和阻擋層，在滿足性能要求的基礎上，將器件尺寸進一步減薄。但是器件減薄超過一定程度后會帶來發熱、漏電等問題，嚴重降低存儲器件的性能。因而，開發在低電壓下具有優秀存儲性能的器件至關重要。

發明內容

針對上述已有技術存在的不足，本發明提供一種基于二維材料的電荷俘獲存儲器及其制備方法，以獲得低工作電壓下良好的存儲性能。

本發明是通過以下技術方案實現的。

一種基于二維材料的電荷俘獲存儲器，其特征在于，所述存儲器包括：自下而上依次設置的硅襯底(1)、隧穿層(2)、電荷俘獲層(3)、阻擋層(4)、溝道層(5)、控制電極(6)；所述隧穿層(2)和阻擋層(4)均為氧化鋁材料，所述電荷俘獲層(3)為摻雜的氧化鉿薄膜，所述溝道層(5)為二硫化鉬材料。

進一步地，所述電荷俘獲層(3)為摻雜的氧化鉿薄膜，摻雜的元素為鋯、鈦、鏑、釓、鐿中的一種或幾種混合物。

一種基于上述的電荷俘獲存儲器的制備方法，其特征在于，所述方法包括以下步驟：

步驟(一)：在硅襯底(1)頂部生長一層氧化鋁材料作為隧穿層(2)；

步驟(二)：在隧穿層(2)頂部沉積一層摻雜的氧化鉿薄膜作為電荷俘獲層(3)；

步驟(三)：在電荷俘獲層(3)上生長氧化鋁材料作為阻擋層(4)；

步驟(四)：在阻擋層(4)頂部覆蓋二硫化鉬材料作為溝道層(5)；

步驟(五)：在溝道層(5)上形成控制電極(6)。

進一步地，所述步驟(一)中生長氧化鋁材料作為隧穿層(2)的方法為原子層沉積；所述隧穿層(2)的厚度為3nm-6nm。

進一步地，所述步驟(二)中沉積一層摻雜的氧化鉿薄膜作為電荷俘獲層(3)的方法為原子層沉積，所述電荷俘獲層(3)的厚度為15nm-20nm。

進一步地，所述步驟(二)中摻雜的元素為鋯、鈦、鏑、釓、鐿中的一種或幾種混合物。

進一步地，所述步驟(三)中生長氧化鋁材料作為阻擋層(4)的制備方法為原子層沉積，所述阻擋層(4)厚度為8nm-12nm。