[發明專利]一種基于指令凋零的多指令亂序發射方法及處理器

有效

• 申請號: 202010264562.2
• 申請日: 2020-04-07
• 公開（公告）號: CN111538534B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 虞致國;馬曉杰;魏敬和;顧曉峰
• 申請（專利權）人: 江南大學
• 主分類號: G06F9/302
• 分類號: G06F9/302;G06F9/38
• 代理公司: 哈爾濱市陽光惠遠知識產權代理有限公司 23211
• 代理人: 彭素琴

本發明公開了一種基于指令凋零的多指令亂序發射方法及處理器，屬于處理器設計領域。本發明摒棄了傳統發射架構中冗長的仲裁結構，增加指令凋零電路，采用指令年齡陣列來表征指令在CPU中存儲的時間，另外加上一位喚醒狀態位，將已經超過凋零閾值的指令存放至沉降池以便CPU直接發射，并改善指令請求電路、指令分配電路、喚醒電路等電路結構，有效改善多指令發射這一處理器中關鍵路徑的時序；喚醒指令時，對執行周期短的指令延遲喚醒，對執行周期長的指令提前喚醒，以保證指令能夠背靠背執行，滿足了現代超標量亂序處理器中高性能功耗比、低延時、高IPC的要求，解決了現有技術中處理器無法在發射隊列表項數日益增加、延遲也日益增加的問題。

技術領域

本發明涉及一種基于指令凋零的多指令亂序發射方法及處理器，屬于處理器設計領域。

背景技術

自從Dennard擴展終結的十多年以來，CPU的單核性能改進尤為緩慢。在此背景下，重新研究核心微體系結構以獲得高的單核性能是完全有必要的。

在CPU的眾多結構中，指令發射架構是實現CPU高性能的重要架構之一。指令發射架構通過在每個周期從指令發射隊列中的待發射指令中選擇并發射指令來調度執行指令。為了獲得高性能，指令發射架構必須在低延遲的情況下實現高IPC(Instructions?perclock，每周期執行指令數)。同時在設計指令發射架構過程中，低延遲是重要的考慮因素，因為指令發射架構是處理器中的時序關鍵路徑，指令發射架構的延遲會對CPU的工作主頻產生重大影響。

傳統多指令亂序發射架構通過仲裁電路來選擇可以進行發射的指令，優點是可以準確選擇年齡最大的指令進行發射，保證了處理器流水線的效率，但是隨著發射隊列表項數的增長，仲裁電路的延遲會相應增加。

在現代處理器中，為追求高IPC，發射隊列中往往會設計眾多表項，這就造成仲裁電路的延遲明顯，使指令發射電路成為處理器中的關鍵路徑，成為處理器的主頻的瓶頸。

針對以上需求和挑戰，針對低延遲、高IPC等條件，提供一種基于指令凋零的多指令亂序發射架構的設計是非常迫切的。

本發明所設計的多指令亂序發射架構，在能有效判別指令年齡的大小、對處理器流水線的效率的影響盡可能小的條件下，時序路徑的延遲不會隨發射隊列中表項數的增加而增加，保證在具有大量表項的處理器中延遲盡可能小，對處理器的主頻提升提供了保障。

發明內容

為了解決目前通過仲裁電路來選擇可以進行發射的指令的方法隨著發射隊列表項數的增長，仲裁電路的延遲會相應增加的問題，本發明提供一種基于指令凋零的多指令亂序發射方法及處理器。

一種多指令亂序發射方法，在處理器的指令亂序發射架構中增加一個指令凋零電路，用于將新分配的指令存入發射隊列，并對發射隊列中的指令實現凋零操作；所述方法包括：

將指令凋零電路中各指令對應的指令年齡的最高位設置為指令的喚醒狀態位，指令年齡的其余位表示指令本征年齡；喚醒狀態位用來表示對應的指令是否被喚醒，發射隊列中被喚醒的指令年齡大于非喚醒的指令年齡；

設定凋零閾值，當某一指令的指令年齡超過凋零閾值時，指令年齡陣列觸發凋零信號，使該指令發生凋零；發生凋零的指令無需經過仲裁就可被隨機選擇進行發射，實現多指令的亂序發射；

所述發射隊列中各指令根據指令年齡和喚醒狀態確定發射順序。

可選的，所述方法在喚醒指令時，對執行周期短的指令延遲喚醒，對執行周期長的指令提前喚醒，以保證指令能夠背靠背執行。

可選的，所述方法在喚醒指令時，當具有前后順序的指令中在前指令被發射后，處理器等待在前指令執行完畢后再喚醒在后指令。

可選的，所述指令亂序發射架構還包括指令分配電路，基于類加法器的指令請求電路和動態延遲喚醒電路；