[發(fā)明專利]一種指令融合的實(shí)現(xiàn)方法及裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 202010260633.1
• 申請(qǐng)日: 2020-04-03
• 公開（公告）號(hào): CN111414199B
• 公開（公告）日: 2022-11-08
• 發(fā)明（設(shè)計(jì)）人: 孫彩霞;鄭重;隋兵才;鄧全;郭輝;郭維;雷國慶;王俊輝;黃立波;倪曉強(qiáng);王永文
• 申請(qǐng)（專利權(quán)）人: 中國人民解放軍國防科技大學(xué)
• 主分類號(hào): G06F9/38
• 分類號(hào): G06F9/38;G06F11/07;G06F1/3234
• 代理公司: 湖南兆弘專利事務(wù)所(普通合伙) 43008
• 代理人: 譚武藝

本發(fā)明涉及微處理器設(shè)計(jì)技術(shù)，具體涉及一種指令融合的實(shí)現(xiàn)方法及裝置，本發(fā)明方法在譯碼階段將前綴指令和與其能融合的下一條指令合并成一條融合指令，前綴指令的源操作數(shù)變成融合指令的一個(gè)源操作數(shù)，替代隱式的源操作數(shù)，在提交階段融合指令如果正常提交，提交地址前進(jìn)兩條指令，融合指令如果發(fā)生異常，在前綴指令處報(bào)告異常，前綴指令不更新體系結(jié)構(gòu)狀態(tài)，異常返回地址為前綴指令的地址。本發(fā)明能夠有效實(shí)現(xiàn)指令融合，且設(shè)計(jì)簡單，能夠保證實(shí)現(xiàn)精確異常。

技術(shù)領(lǐng)域

本發(fā)明涉及微處理器設(shè)計(jì)技術(shù)，具體涉及一種指令融合的實(shí)現(xiàn)方法及裝置。

背景技術(shù)

指令長度固定的處理器體系結(jié)構(gòu)在擴(kuò)充新的指令時(shí)，由于指令條數(shù)增多，需要更多的編碼位作為操作碼來表示指令功能，去除操作碼后，指令編碼中剩余的位能夠表示的操作數(shù)個(gè)數(shù)有限，從而導(dǎo)致可能無法正常編碼某些指令。比如，正常情況下，一條浮點(diǎn)乘加指令需要3個(gè)源操作數(shù)和1個(gè)目的操作數(shù)，我們用FPMA Rd, Rs1, Rs2, Rs3表示，該指令完成的功能是Rd=(Rs1xRs2)+Rs3。體系結(jié)構(gòu)通常都定義了32個(gè)軟件可見的浮點(diǎn)寄存器，一個(gè)浮點(diǎn)寄存器操作數(shù)需要5位表示，3個(gè)源操作數(shù)和1個(gè)目的操作數(shù)就需要20位指令編碼。無法編碼4個(gè)浮點(diǎn)寄存器類型的操作數(shù)時(shí)，體系結(jié)構(gòu)使用累加乘指令，這樣的指令只顯式編碼2個(gè)源操作數(shù)和1個(gè)目的操作數(shù)，我們用FPFMA Rd, RS1, Rs2表示，目的操作數(shù)Rd隱式的作為一個(gè)源操作數(shù)，完成的功能為Rd=(Rs1xRs2)+Rd，累加乘指令也完成了浮點(diǎn)乘加功能，但是屬于破壞性指令，將乘加操作中的加數(shù)內(nèi)容破壞了。假設(shè)要完成正常浮點(diǎn)乘加指令的功能(Rs1xRs2)+Rs3，用乘累加指令完成的話就是FPFMA Rs3, Rs1, Rs2，即Rs3=(Rs1xRs2)+Rs3，加數(shù)Rs3被改寫了。

有些體系結(jié)構(gòu)定義了一條前綴指令，用于和緊隨其后的指令共同完成非破壞性的指令功能。為了便于描述，我們用PREFIX Rd, Rs表示前綴指令，其功能是把浮點(diǎn)寄存器Rs中的值寫到Rd中，該指令可以和緊隨其后的滿足某些條件的指令融合成一條指令執(zhí)行。比如，我們用如下所示的前綴指令和乘累加指令完成正常浮點(diǎn)乘加的功能：

PREFIX Rd, Rs3

FPFMA Rd, Rs1, Rs2

以上兩條指令完成的功能即為：Rd=(Rs1xRs2)+Rs3。

體系結(jié)構(gòu)要求微處理器設(shè)計(jì)時(shí)，前綴指令和后面能夠與其融合的指令（為了便于描述，我們將其稱作被前綴指令）可以分別單獨(dú)執(zhí)行，也可以融合成一條指令執(zhí)行。無論采用哪種方式執(zhí)行，當(dāng)被前綴指令發(fā)生異常時(shí)，必須保證能夠?qū)崿F(xiàn)精確異常，即如果前綴指令更新了體系結(jié)構(gòu)狀態(tài)，那么異常報(bào)告在被前綴指令處，異常返回地址為被前綴指令的地址，如果前綴指令沒有更新體系結(jié)構(gòu)狀態(tài)，那么異常報(bào)告在前綴指令處，異常返回地址位前綴指令的地址。

綜上可知，微處理器設(shè)計(jì)時(shí)，將前綴指令和被前綴指令分別單獨(dú)執(zhí)行比較容易實(shí)現(xiàn)，但是如果融合成一條指令執(zhí)行，對(duì)處理器的性能和功耗會(huì)有益處，而如何保證設(shè)計(jì)滿足架構(gòu)要求是一個(gè)挑戰(zhàn)。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題：針對(duì)現(xiàn)有技術(shù)的上述問題，提供一種指令融合的實(shí)現(xiàn)方法及裝置，本發(fā)明能夠有效實(shí)現(xiàn)指令融合，有利于提高處理器的性能、降低處理器的功耗，且設(shè)計(jì)簡單，能夠保證實(shí)現(xiàn)精確異常。

為了解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案為：

一種指令融合的實(shí)現(xiàn)方法，實(shí)施步驟包括：

1）在取指階段，取出指令；

2）在譯碼階段，判斷是否有滿足融合條件的前綴指令和被前綴指令連續(xù)出現(xiàn)并同拍被譯碼，如果有，那么將前綴指令融合到被前綴指令上，形成一條指令，將該條指令標(biāo)記為融合指令，前綴指令的源操作數(shù)變成融合指令的一個(gè)源操作數(shù)，替代隱式的源操作數(shù)；如果沒有，則對(duì)指令進(jìn)行正常譯碼；