[發明專利]一種半導體器件及其制作方法

在審

• 申請號: 202010260602.6
• 申請日: 2020-04-03
• 公開（公告）號: CN113496939A
• 公開（公告）日: 2021-10-12
• 發明（設計）人: 許超奇;陳淑嫻;林峰;馬春霞
• 申請（專利權）人: 無錫華潤上華科技有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/768;H01L23/48;H01L29/78
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 高偉

本發明提供一種半導體器件及其制作方法，所述方法包括:提供半導體襯底，所述半導體襯底中形成有阱區，所述半導體襯底上形成有掩膜層；蝕刻所述掩膜層和所述半導體襯底，以形成環繞所述阱區的凹槽；在所述凹槽的側壁形成介質層；在所述凹槽底部的半導體襯底中形成注入區；在所述凹槽內填充導電材料，以在所述半導體襯底中形成由所述介質層和所述導電材料組成的隔離結構。根據本發明提供的半導體器件及其制作方法，通過在所述凹槽的側壁形成介質層，并在凹槽內填充導電材料，以形成隔離結構，以得到較好的深凹槽填充效果，同時利用隔離結構將襯底電極引出至襯底表面，減小了半導體器件的面積。

技術領域

本發明涉及半導體技術領域，具體而言涉及一種半導體器件及其制作方法。

背景技術

隨著半導體技術的不斷發展，橫向雙擴散金屬氧化物半導體場效應晶體管(Lateral Double Diffused MOSFET，LDMOS)器件由于其具有良好的短溝道特性而被廣泛的應用。LDMOS作為一種功率開關器件，具有工作電壓相對較高、工藝簡易，易于同低壓CMOS電路在工藝上兼容等特點。

在傳統的LDMOS器件中，隔離環通過PN結將LDMOS與襯底隔開。此種方式受注入條件和隔離端(ISO)的尺寸影響，橫向或縱向擊穿電壓(BV)和穿通(Punch)受限，使得隔離環成為LDMOS擊穿電壓受限的主要原因之一。同時，若PN結隔離的方式要求較大的耐壓，往往要將隔離端和襯底端(p-sub)的尺寸放大，例如一般傳統30V的PN結隔離環就需要6um寬度的隔離環，使得整個LDMOS的面積很大。

因此，有必要提出一種新的半導體器件及其制作方法，以解決上述問題。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

本發明提供一種半導體器件的制作方法，包括以下步驟：

提供半導體襯底，所述半導體襯底中形成有阱區，所述半導體襯底上形成有掩膜層；

蝕刻所述掩膜層和所述半導體襯底，以形成環繞所述阱區的凹槽；

在所述凹槽的側壁形成介質層；

在所述凹槽底部的半導體襯底中形成注入區；

在所述凹槽內填充導電材料，以在所述半導體襯底中形成由所述介質層和所述導電材料組成的隔離結構。

進一步，所述蝕刻所述掩膜層和所述半導體襯底，以形成環繞所述阱區的凹槽之后，所述凹槽的側壁形成所述介質層之前，還包括：

執行熱處理，以在所述凹槽內形成犧牲層；

通過濕法刻蝕去除所述犧牲層。

進一步，所述在所述凹槽的側壁形成所述介質層的步驟還包括：

執行熱處理，以在所述掩膜層上和所述凹槽內壁形成介質層；

執行自對準刻蝕，通過各向異性氣體蝕刻去除所述掩膜層上和所述凹槽底部的介質層，保留所述凹槽的側壁的介質層，所述介質層為柵氧化層。

進一步，所述在所述凹槽內填充導電材料，以在所述半導體襯底中形成由所述介質層和所述導電材料組成的隔離結構，還包括步驟：

爐管生長導電材料，在所述掩膜層上覆蓋所述導電材料，且所述凹槽內填充所述導電材料；

去除所述掩膜層上的所述導電材料和所述凹槽內的部分所述導電材料，所述凹槽內的剩余的所述導電材料的上表面與所述半導體襯底的上表面齊平；