[發(fā)明專利]電流值可變的電流積分和電荷共享的多位卷積運算模組

有效

• 申請?zhí)枺?/td>: 202010260236.4
• 申請日: 2020-04-03
• 公開（公告）號: CN111611528B
• 公開（公告）日: 2023-05-02
• 發(fā)明（設(shè)計）人: 阿隆索·莫爾加多;劉洪杰
• 申請（專利權(quán)）人: 深圳市九天睿芯科技有限公司
• 主分類號: G06F17/15
• 分類號: G06F17/15
• 代理公司: 深圳國新南方知識產(chǎn)權(quán)代理有限公司 44374
• 代理人: 周雷

本發(fā)明涉及一種模擬運算模組，尤其涉及一種關(guān)于卷積運算的模擬運算模組，提出了一組模擬乘法器和累加器(MAC)。其中，電容器中的電流積分用于兩個多位二進制數(shù)卷積過程的乘法運算的實現(xiàn)，而電容器間的電荷共享實現(xiàn)加法過程。權(quán)重位wsubgt;ji,k/subgt;位數(shù)升高的方向的卷積運算單元內(nèi)輸入電流依位2倍遞增，從而使給定位數(shù)的二進制乘數(shù)權(quán)重wsubgt;ji/subgt;在相乘時每一位k具有位權(quán)變化。這個思路適用于一系列二進制位數(shù)可調(diào)的多位卷積可用于實現(xiàn)有兩個或更多個輸入的一般卷積，特別地，可以加入偏置運算單元陣列。該發(fā)明可用作于神經(jīng)網(wǎng)絡(luò)卷積運算單元或運算加速器硬件實現(xiàn)的存儲器或近存儲器運算的單元。

技術(shù)領(lǐng)域

本發(fā)明涉及一種模擬運算模組，尤其涉及一種關(guān)于卷積運算的模擬運算模組，本發(fā)明還涉及一種卷積運算的模擬運算方法。

背景技術(shù)

對低信噪比的量化，模擬運算比傳統(tǒng)數(shù)字運算具有更高的功效，因此，通常將數(shù)字量轉(zhuǎn)化為模擬量再進行運算。尤其對于神經(jīng)網(wǎng)絡(luò)，相較其運算能耗在神經(jīng)網(wǎng)絡(luò)的中、大型硬件實現(xiàn)中，由于傳統(tǒng)的數(shù)據(jù)存儲在磁盤中，進行運算時需要將數(shù)據(jù)提取到內(nèi)存中，此過程需要大量的I/O連接傳統(tǒng)存儲器的存儲往往占用了更多的功耗。而基于模擬內(nèi)存和近內(nèi)存運算則可以將運算過程發(fā)送到數(shù)據(jù)本地執(zhí)行，極大地提升了運算速度、節(jié)約了存儲面積、降低了數(shù)據(jù)傳輸以及運算功耗。本發(fā)明提出了一種超低功耗模擬內(nèi)存或近內(nèi)存運算的有效實現(xiàn)方法。

近期論文“A?Mixed-Signal?Binarized?Convolutional-Neural-NetworkAccelerator?Integrating?Dense?weight?Storage?and?Multiplication?for?ReducedData?Movement”Symp.VLSI?Circuits,pp.141-142,2018，提出的基于二進制的內(nèi)存或近內(nèi)存的對1比特二進制數(shù)乘法的模擬運算展現(xiàn)了高效的表現(xiàn)，通過靜態(tài)隨機存取存儲器(Static?Random-Access?Memory，SRAM)單元存儲1位的權(quán)重與輸入的混合信號做卷積運算，極大地提高了運算能力以及降低了存儲面積，該方法涉及的結(jié)構(gòu)注重一位的乘法運算在神經(jīng)網(wǎng)絡(luò)中傳遞的過程，即輸入層到卷積層再到池化層，最后輸出。但是該背景技術(shù)文件，其模擬運算電路的實現(xiàn)沒有涉及乘數(shù)或被乘數(shù)權(quán)位變化的情況，局限于1位的乘法運算在第一次層的輸入，不能用于多位二進制數(shù)的卷積模擬運算。

極少數(shù)的多位運算涉及乘數(shù)或被乘數(shù)的權(quán)位的變化，如論文：