[發明專利]一種基于TSV的嵌套磁芯電感器

在審

• 申請號: 202010255600.8
• 申請日: 2020-04-02
• 公開（公告）號: CN111584457A
• 公開（公告）日: 2020-08-25
• 發明（設計）人: 王鳳娟;任睿楠;余寧梅
• 申請（專利權）人: 西安理工大學
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01F17/00
• 代理公司: 西安弘理專利事務所 61214
• 代理人: 曾慶喜

本發明公開的一種基于TSV的嵌套磁芯電感器，包括硅襯底層，硅襯底層的上下表面各設置有一介質層，硅襯底層內設置有條狀的磁芯，磁芯的外周沿其長度方向同心嵌套有兩個螺旋電感器，兩個螺旋電感器均由分別位于兩個介質層內的金屬互連線和上下穿過硅襯底層的硅通孔內的金屬柱連接而成。本發明一種基于TSV的嵌套磁芯電感器，通過兩個螺旋電感器的嵌套結構能夠適應現有的集成電路工藝，實現了電感器占位面積的減半，電感器密度的倍增；此外，本發明還通過設置磁芯不僅有效的提高了單位面積的電感值，而且實現了電感值的可調，這使得電感器的利用率大大提高。

技術領域

本發明屬于三維集成電路技術領域，具體涉及一種基于TSV的嵌套磁芯電感器。

背景技術

硅通孔技術是實現三維集成電路的關鍵技術。在三維集成電路中，硅通孔除了實現芯片之間的垂直互聯外，還被用于制作集成無源器件，三維電感器就是其應用之一。電感器被認為是模擬、射頻和微波電路中的重要元件，如低噪聲放大器、功率放大器、濾波器、振蕩器、阻抗匹配網絡和DC-DC轉換器等。而傳統的二維平面螺旋電感器，損耗高，品質因數難以提高，且占位面積大，難以滿足高集成度集成電路的要求?；赥SV的三維螺旋電感器，具有更高的電感密度和更小的占位面積，能夠有效解決二維電感器所面臨的問題。一般的三維螺旋電感器多為單層結構，需要通過增大線圈匝數或TSV高度來增大電感值，這導致了更大的芯片面積以及空間體積占用，對高集度集成電路是不利的。

發明內容

本發明的目的在于提供一種基于TSV的嵌套磁芯電感器，解決了現有電感器電感密度小的問題。

本發明所采用的技術方案是：一種基于TSV的嵌套磁芯電感器，包括硅襯底層，硅襯底層的上下表面各設置有一介質層，硅襯底層內設置有條狀的磁芯，磁芯的外周沿其長度方向同心嵌套有兩個螺旋電感器，兩個螺旋電感器均由分別位于兩個介質層內的金屬互連線和上下穿過硅襯底層的硅通孔內的金屬柱連接而成。

本發明的特點還在于，

硅襯底層上表面設置的介質層為頂部介質層，硅襯底層下表面設置的介質層為底部介質層。

硅通孔在磁芯沿其長度方向兩側的硅襯底層內各上下開設有兩列，磁芯每側與其靠近一列的硅通孔為第二硅通孔，磁芯每側與其遠離一列的硅通孔為第一硅通孔，第一硅通孔的上下兩端和第二硅通孔的上下兩端都分別向外延伸至頂部介質層內和底部介質層內，第二硅通孔的上下兩端分別在頂部介質層內和底部介質層內延伸的長度都不大于第一硅通孔的上下兩端分別在頂部介質層內和底部介質層內延伸的長度。

金屬柱包括分別填充于第一硅通孔內的第一金屬柱和填充于第二硅通孔內的第二金屬柱，第一金屬柱與硅襯底層之間、第二金屬柱與硅襯底層之間均設置有絕緣層。

絕緣層、頂部介質層和底部介質層的材料均為二氧化硅、氮化硅或氮氧化硅中的一種。

兩個螺旋電感器包括第一螺旋電感器和靠近磁芯的第二螺旋電感器，第一螺旋電感器包括并列設置于頂部介質層內的多個頂部第一金屬互連線和并列設置于底部介質層內的多個底部第一金屬互連線，底部第一金屬互連線與頂部第一金屬互連線在水平面內成夾角，相鄰兩個頂部第一金屬互連線和底部第一金屬互連線的首尾依次通過第一金屬柱連接；第二螺旋電感器包括并列設置于頂部介質層內的多個頂部第二金屬互連線和并列設置于底部介質層內的多個底部第二金屬互連線，底部第二金屬互連線與頂部第二金屬互連線在水平面內成夾角，相鄰兩個頂部第二金屬互連線和底部第二金屬互連線的首尾依次通過第二金屬柱連接。

頂部第一金屬互連線、底部第一金屬互連線、頂部第二金屬互連線、底部第二金屬互連線、第一金屬柱和第二金屬柱的材料均為銅或鋁中的一種。

第一螺旋電感器的兩端分別設置有第一輸入端和第一輸出端，第二螺旋電感器的兩端分別設置有第二輸入端和第二輸出端。