[發明專利]一種參數可調的窄脈沖產生電路

在審

• 申請號: 202010250577.3
• 申請日: 2020-04-01
• 公開（公告）號: CN111404515A
• 公開（公告）日: 2020-07-10
• 發明（設計）人: 覃良標;魯正;付益;陳昉
• 申請（專利權）人: 中國電子科技集團公司第三十四研究所
• 主分類號: H03K3/335
• 分類號: H03K3/335
• 代理公司: 桂林市持衡專利商標事務所有限公司 45107
• 代理人: 歐陽波

1.一種參數可調的窄脈沖產生電路，其包括觸發器，其特征在于：

所述觸發器為D類觸發器；還包括復雜可編程邏輯器件CPLD或者現場可編程門陣列FPGA、以及可編程延時芯片，晶振接入CPLD或者FPGA提供標準時鐘；CPLD或者FPGA產生方波脈沖信號，該方波脈沖信號分成兩路分別進入兩片可編程延時芯片，CPLD或者FPGA的延時設置信號接入第一可編程延時芯片的11個延時量設置引腳D₀，D₁……D₁₀，第一可編程延時芯片設置延時量為T₁，第二可編程延時芯片設置延時量為0，第一可編程延時芯片和第二可編程延時芯片延時后的信號分別接入D類觸發器的RESET和CLK引腳，D類觸發器輸出與CPLD或FPGA產生的方波脈沖信號頻率一致的窄脈沖信號。

2.根據權利要求1所述參數可調的窄脈沖產生電路，其特征在于：

所述兩片可編程延時芯片相同，兩片可編程延時芯片的器件固有延時為t，所述t為1～6ns，延時步進為d，d為8～12ps。

3.根據權利要求2所述參數可調的窄脈沖產生電路，其特征在于：

所述CPLD或者FPGA的延時設置信號為11個高電平或低電平信號，依次接入可編程延時芯片的11個延時量設置引腳；CPLD或者FPGA的高電平和低電平信號分別表示二進制數的1和0，11個高電平或低電平的延時設置信號構成11位的二進制數，該二進制數對應的十進制數值與可編程延時芯片的器件的延時步進d的乘積為可編程延時芯片的設置延時量，再加上可編程延時芯片的器件固有延時t等于可編程延時芯片的總延時量。

4.根據權利要求1所述參數可調的窄脈沖產生電路，其特征在于：

所述D類觸發器輸出窄脈沖信號的脈寬為兩個可編程延時芯片的延時量之差，即為T₁。

5.根據權利要求1所述參數可調的窄脈沖產生電路，其特征在于：

所述晶振的頻率等于或大于5MHz。

6.根據權利要求1所述參數可調的窄脈沖產生電路，其特征在于：

所述復雜可編程邏輯器件CPLD和現場可編程門陣列FPGA輸出方波脈沖信號的脈寬大于所需輸出的方波脈沖信號的脈寬。