[發明專利]帶有具有曲率半徑的存儲節點的非易失性存儲器

在審

• 申請號: 202010230752.2
• 申請日: 2020-03-27
• 公開（公告）號: CN112151550A
• 公開（公告）日: 2020-12-29
• 發明（設計）人: R·J·科瓦爾;H·T·梅布拉圖;K·K·帕拉特
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11556;H01L27/1157;H01L27/11582
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 劉文燦

描述了存儲節點配置。存儲節點(例如，三維(3D)NAND閃存設備的浮柵或電荷捕獲層)包括具有曲率半徑的面向溝道的表面。例如，存儲節點的面向溝道的表面可以是凹形的。存儲節點的面向控制柵的表面可以替代地或附加地還包括曲率半徑。存儲節點的面向溝道的表面和/或面向控制柵的表面的曲率半徑小于或等于溝道層的半徑。

技術領域

該描述通常涉及諸如三維(3D)NAND器件之類的非易失性存儲設備，并且更具體的描述涉及非易失性存儲設備的存儲器/存儲節點(例如，浮柵或電荷捕獲)配置。

背景技術

諸如NAND閃存存儲器之類的閃存存儲裝置是非易失性存儲介質。非易失性存儲裝置是指即使設備斷電也具有確定狀態的存儲裝置。三維(3D)NAND閃存存儲器是指這樣的NAND閃存存儲器：其中NAND串可以垂直構建，從而串的FET在彼此頂部堆疊。3D NAND和其他3D架構之所以吸引人，部分原因是相對于二維(2D)架構可以實現顯著更高的位密度。因此，閃存存儲裝置越來越多地用于移動、客戶端和企業部門。人們一直在努力提高3D非易失性存儲器的位密度，但是，在嘗試縮小特征尺寸時經常遇到重大挑戰。

附圖說明

以下描述包括對附圖的討論，這些附圖具有通過本發明的實施例的實施方式的示例給出的圖示。應該通過示例而非限制的方式來理解附圖。如本文所使用的，對一個或多個“實施例”或“示例”的引用應理解為描述了本發明的至少一種實施方式中所包括的特定特征、結構和/或特性。因此，本文中出現的諸如“在一個實施例中”或“在一個示例中”之類的短語描述了本發明的各種實施例和實施方式，并且不一定都指代同一實施例。但是，它們也不一定相互排斥。

圖1A示出了在溝道周圍具有環繞柵結構的一串NAND存儲單元的示例。

圖1B和1C示出了存儲單元的示例。

圖2示出了NAND存儲單元的閾值電壓分布的示例。

圖3A-3F示出了示例性存儲節點的橫截面。

圖4A和4B示出了曲率半徑相對于層間距如何縮放的示例。

圖5是形成帶有具有曲率半徑的存儲器節點的集成電路的過程的示例的流程圖。

圖6A-6O示出了形成帶有具有曲率半徑的存儲器節點的集成電路的過程的各個階段的截面側視圖和透視圖。

圖7A-7D示出了形成帶有具有曲率半徑的存儲器節點的集成電路的過程的各個階段的截面側視圖。

圖8A-8N示出了形成帶有具有曲率半徑的存儲器節點的集成電路的過程的各個階段的截面側視圖。

圖9是形成帶有具有曲率半徑的存儲器節點的集成電路的過程的示例的流程圖。

圖10A-10F示出了形成帶有具有曲率半徑的存儲器節點的集成電路的過程的各個階段的截面側視圖。

圖11是形成帶有具有曲率半徑的存儲器節點的集成電路的過程的示例的流程圖。

圖12A-12G示出了形成帶有具有曲率半徑的存儲器節點的集成電路的過程的各個階段的截面側視圖。

圖13A-13D示出了帶有具有曲率半徑的存儲器節點的存儲器單元的幾種變型的截面圖。

圖14示出了帶有具有曲率半徑的存儲器節點的存儲器單元的另一變形。

圖15描繪了具有存儲器設備的系統的示例。

圖16描繪了計算系統。

接下來是對某些細節和實施方式的描述，包括對附圖的描述，附圖可以描繪以下描述的一些或全部實施例，以及討論本文提出的發明構思的其他可能的實施例或實施方式。

具體實施方式