[發明專利]編碼型閃存結構及數據處理方法

有效

• 申請號: 202010224515.5
• 申請日: 2020-03-26
• 公開（公告）號: CN111445940B
• 公開（公告）日: 2022-03-29
• 發明（設計）人: 黃鵬;韓潤澤;劉曉彥;康晉鋒
• 申請（專利權）人: 北京大學
• 主分類號: G11C16/24
• 分類號: G11C16/24;G06F17/16;G06T1/60
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種編碼型閃存結構，其特征在于，包括：

輸入模塊，用于輸入第一數據；

處理模塊，與所述輸入模塊相連，接收所述第一數據并進行處理以獲取第二數據；

輸出模塊，與所述處理模塊相連，接收所述第二數據并輸出；

其中，所述處理模塊包括：閃存陣列，所述閃存陣列包括：

W×B個浮柵晶體管，W個浮柵晶體管沿第一方向排列構成陣列子單元，B個陣列子單元在第二方向上排列構成所述閃存陣列，其中B≥2，W≥2；

B條位線，在第二方向上相互平行設置，B條位線中的每條位線在第一方向上與每個陣列子單元中的W個浮柵晶體管的每個浮柵晶體管的源極和/或漏極相連；

其中，所述B個陣列子單元構成在第二方向的B/2個陣列單元組，B/2個陣列單元組中的每個陣列單元組包括：第一陣列子單元和第二陣列子單元，所述第一陣列子單元和第二陣列子單元在第二方向上相鄰設置；

其中，所述輸出模塊包括：

B/2個第一計數器，所述B/2個第一計數器中的每個第一計數器的輸入端與所述第一陣列子單元對應相連的位線相連，

B/2個第二計數器，所述B/2個第二計數器中的每個第二計數器的輸入端與所述第二陣列子單元對應相連的位線相連。

2.根據權利要求1所述的編碼型閃存結構，其特征在于，所述閃存陣列還包括：

W條字線，在第一方向上相互平行設置，每條字線在第二方向上與B個所述浮柵晶體管的柵極相連。

3.根據權利要求2所述的編碼型閃存結構，其特征在于，所述輸入模塊包括：字線控制器，設置有W個輸入端口，所述W條字線中的每條字線與所述W個輸入端口中的每個輸入端口一一對應相連。

4.根據權利要求1所述的編碼型閃存結構，其特征在于，所述B個陣列子單元的每個陣列子單元包括：

W/2個晶體管單元組，每個晶體管單元組包括：

第一浮柵晶體管和第二浮柵晶體管，所述第一浮柵晶體管與所述第二浮柵晶體管在第一方向上相鄰設置，其中，

所述第一浮柵晶體管源極與所述第二浮柵晶體管的漏極相連構成公共端，或

所述第一浮柵晶體管漏極與所述第二浮柵晶體管的源極相連構成公共端。

5.根據權利要求4所述的編碼型閃存結構，其特征在于，所述閃存陣列還包括：

W/2條源線，在第一方向上相互平行設置，每條源線在第二方向上與B個所述晶體管單元組中的所述公共端相連。

6.根據權利要求1所述的編碼型閃存結構，其特征在于，所述輸出模塊還包括：

B/2個減法器，所述B/2個減法器中的每個減法器包括：

正輸入端，與所述第一計數器的輸出端相連，

負輸入端，與所述第二計數器的輸出端相連。

7.一種數據處理方法，應用于權利要求1-6中任一項所述的編碼型閃存結構，其特征在于，包括：

輸入第一數據；

接收所述第一數據并進行處理以獲取第二數據；以及

接收所述第二數據并輸出。

8.根據權利要求7所述的數據處理方法，其特征在于，所述輸入第一數據包括：

將所述第一數據中的矩陣向量元素通過編程、擦除操作映射到所述編碼型閃存結構，形成向量元素y_i，j，包括：

通過字線控制器向所述編碼型閃存結構輸入向量元素x_i，并對所述向量元素x_i對應的輸入字線施加給定電壓。

9.根據權利要求8所述的數據處理方法，其特征在于，所述接收所述第二數據并輸出包括：

通過計數器對所述向量元素x_i的處理結果進行累加；

判斷所述向量元素x_i輸入狀態，

當所述向量元素x_i輸入狀態為0時，通過減法器對相鄰計數器輸出的所述處理結果進行相減處理，輸出所述第二數據。