[發(fā)明專利]預(yù)測性分組頭部壓縮

在審

• 申請?zhí)枺?/td>: 202010224433.0
• 申請日: 2020-03-25
• 公開（公告）號: CN112131148A
• 公開（公告）日: 2020-12-25
• 發(fā)明（設(shè)計）人: S·O·斯泰利
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F13/14
• 分類號: G06F13/14;G06F13/42
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 張立達(dá)

可以基于預(yù)測性分析來壓縮分組。例如，在一個實(shí)施例中，確定可以由接收方代理推斷出用于特定頭部字段的顯式值，分組頭部被構(gòu)造為要么省略頭部字段，要么包括用于頭部字段的差分值來代替用于頭部字段的顯式值。通過導(dǎo)出用于特定頭部字段的顯式值，可以在接收時對分組頭部進(jìn)行解壓縮。

相關(guān)申請的交叉引用

本申請要求享有于2019年6月25日提交的標(biāo)題為“Predictive Packet HeaderCompression”的美國臨時專利申請No.62/866,396的權(quán)益和優(yōu)先權(quán)，通過引用將其全部公開內(nèi)容并入本文。

技術(shù)領(lǐng)域

本公開內(nèi)容涉及計算系統(tǒng)，并且具體(但不排他地)涉及用于分組的預(yù)測性頭部壓縮。

背景技術(shù)

半導(dǎo)體處理和邏輯單元設(shè)計的進(jìn)步已經(jīng)允許集成電路設(shè)備上可能存在的邏輯單元數(shù)量的增加。作為必然結(jié)果，計算機(jī)系統(tǒng)配置已從系統(tǒng)中的單個或多個集成電路演變?yōu)楦鱾€集成電路上存在的多個核心、多個硬件線程和多個邏輯處理器，以及集成在這樣的處理器中的其他接口。處理器或集成電路通常包括單個物理處理器管芯，其中，處理器管芯可以包括任意數(shù)量的核心、硬件線程、邏輯處理器、接口、存儲器、控制器集線器等。

由于在較小的封裝中容納更多處理能力的更大能力，較小的計算設(shè)備越來越受歡迎。智能手機(jī)、平板電腦、超薄筆記本電腦和其他用戶設(shè)備呈指數(shù)增長。然而，這些較小的設(shè)備依賴于服務(wù)器來進(jìn)行數(shù)據(jù)存儲和超出形狀因數(shù)的復(fù)雜處理。因此，高性能計算市場(即服務(wù)器空間)的需求也有所增加。例如，在現(xiàn)代服務(wù)器中，通常不僅存在具有多個核心的單個處理器，而且還存在多個物理處理器(也稱為多個插槽)以提高計算能力。服務(wù)器還可以使用分布式計算、以機(jī)架規(guī)模的架構(gòu)來實(shí)現(xiàn)，以及以其他的可替代實(shí)施方式來實(shí)現(xiàn)。由于處理能力隨著計算系統(tǒng)中的設(shè)備數(shù)量增長而增長，插槽與其他設(shè)備之間的通信變得更重要。

實(shí)際上，互連已經(jīng)從主要處理電氣通信的更傳統(tǒng)的多點(diǎn)分支總線發(fā)展到便于快速通信的全面互連架構(gòu)。不幸的是，由于對未來處理器以更高速率消費(fèi)的需求，相應(yīng)的需求被置于現(xiàn)有互連架構(gòu)的功能之上。

附圖說明

圖1示出了包括互連架構(gòu)的計算系統(tǒng)的實(shí)施例。

圖2示出了包括分層堆棧的互連架構(gòu)的實(shí)施例。

圖3示出了在互連架構(gòu)內(nèi)要生成或接收的請求或分組的實(shí)施例。

圖4示出了用于互連架構(gòu)的發(fā)送方和接收方對的實(shí)施例。

圖5是示出示例性分組壓縮技術(shù)的示圖。

圖6A-6D是示出用于圖5所示的分組壓縮技術(shù)的示例性過程的流程圖。

圖7是示出另一示例性分組壓縮技術(shù)的示圖。

圖8A-8D是示出用于圖7中所示的分組壓縮技術(shù)的示例性過程的流程圖。

圖9是示出示例性的基于PCIe的存儲器請求分組頭部格式的示圖。

圖10是示出示例性的基于PCIe的完成分組頭部格式的示圖。

圖11是示出另一示例性的基于PCIe的存儲器請求分組頭部格式的示圖。

圖12是示出另一示例性的基于PCIe的完成分組頭部格式的示圖。

圖13是示出已被壓縮的示例性的基于PCIe的分組頭部格式的示圖。

圖14是示出已被壓縮的示例性的基于PCIe的分組頭部格式的示圖。

圖15是示出已被壓縮的示例性的基于PCIe的分組頭部格式的示圖。

圖16是壓縮分組的示例性過程的流程圖。

圖17是解壓縮分組的示例性過程的流程圖。