[發明專利]用于集成電路的刻蝕方法

有效

• 申請號: 202010223117.1
• 申請日: 2020-03-26
• 公開（公告）號: CN111463124B
• 公開（公告）日: 2023-04-28
• 發明（設計）人: 孫躍;王文博;張國旗
• 申請（專利權）人: 南方科技大學
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/308
• 代理公司: 北京華創智道知識產權代理事務所(普通合伙) 11888
• 代理人: 彭隨麗

本發明實施例涉及干法刻蝕技術領域，公開了一種用于集成電路的刻蝕方法，所述集成電路包括至少三種不同刻蝕形貌，該方法在襯底上生長一層氮化物緩沖層；在氮化物緩沖層上生長一層或者多層的氮化物，并通過一定濃度的摻雜形成n型或者p型氮化物；針對不同刻蝕形貌，依次在氮化物層表面形成不同形貌的掩膜；去除光刻膠工藝后，將集成電路送入反應腔體，刻蝕氮化物，刻蝕結束后去掉不同形貌的掩膜，形成具有不同的臺階刻蝕形貌的的集成電路。該方法能夠通過優化工藝方法，改善器件結構，提高整體的性能，包括提高發光器件出光面積和發光效率；降低器件與器件之間的漏電，提高器件之間的隔離度；能夠降低刻蝕面的損傷，保證刻蝕面光滑，降低導通電阻。

技術領域

本發明實施例涉及干法刻蝕技術領域，特別涉及用于集成電路的刻蝕方法。

背景技術

氮化鎵片上集成電路中集成的器件功能各不相同，需要復雜的工藝制造步驟，其中干法刻蝕工藝是關鍵的一道工藝。減少刻蝕工藝的復雜度是目前需要解決的技術問題。

常用的刻蝕方法是多次刻蝕形成不同的刻蝕圖形的形貌，發明人發現現有技術中至少存在如下問題：刻蝕次數越多，刻蝕的時間越長，對器件的損傷越大，有可能會造成各種各樣的可靠性問題。同時也會提高器件制造的工藝成本。

發明內容

本發明實施方式的目的在于提供一種用于集成電路的刻蝕方法，使得多形貌集成電路的刻蝕次數有效減少。

為解決上述技術問題，本發明的實施方式提供了一種用于集成電路的刻蝕方法，包括以下步驟：

在襯底上生長一層氮化物緩沖層；

在氮化物緩沖層上生長一層或者多層的氮化物，并通過一定濃度的摻雜形成n型或者p型氮化物；

針對不同刻蝕形貌，依次在氮化物層表面形成不同形貌的掩膜；

去除光刻膠工藝后，將集成電路送入反應腔體，刻蝕氮化物；

刻蝕結束后去掉不同形貌的掩膜，形成具有不同的臺階刻蝕形貌的集成電路。

本發明實施方式相對于現有技術而言，在襯底上生長一層氮化物緩沖層；在氮化物緩沖層上生長一層或者多層的氮化物，并通過一定濃度的摻雜形成n型或者p型氮化物；針對不同刻蝕形貌，依次在氮化物層表面形成不同形貌的掩膜；去除光刻膠工藝后，將集成電路送入反應腔體，刻蝕氮化物；刻蝕結束后去掉不同形貌的掩膜，形成具有不同的臺階刻蝕形貌的集成電路，該方法一次完成多形貌集成電路的刻蝕，相對于一個相同的掩膜經過多次刻蝕出來的形貌，采用不同的掩膜刻蝕一次刻蝕的形貌，首先能夠降低刻蝕的次數，一定程度上能夠提高氮化物集成模組的可靠性，其次，能夠降低工藝成本，適合量產。

進一步可選的，所述集成電路包括三種不同刻蝕形貌，所述依次在氮化物層表面形成不同形貌的掩膜包括：

在氮化物層表面涂覆第一正性光刻膠，將第一掩膜版上的圖形轉移到第一正性光刻膠，形成金屬材料的第一刻蝕掩膜，所述第一刻蝕掩膜具有第一形貌；

在帶有第一刻蝕掩膜的氮化物正面上旋涂較厚的第二正性光刻膠，并將第二掩膜版上的圖形轉移到第二正性光刻膠上，形成正性光刻膠作為材料的第二刻蝕掩膜，所述第二刻蝕掩膜具有第二形貌；

在帶有第一刻蝕掩膜和第二刻蝕掩膜的氮化物正面上旋涂較厚的負性光刻膠，并將第三掩膜版上的圖形轉移到負性光刻膠上，在負性光刻膠的底部位置形成一個過曝的形貌，形成負性光刻膠作為材料的第三刻蝕掩膜，所述第三刻蝕掩膜具有第三刻蝕形貌。

進一步可選的，所述刻蝕氮化物包括氮化鎵或氮化鋁：

進一步可選的，在將集成電路送入反應腔體后，刻蝕氮化物之前，所述方法還包括：向所述反應腔體通入具有指定成分的放電氣體，利用射頻功率源產生等離子氣體，同時產生加速電場加速離子轟擊材料表面。