[發(fā)明專利]用于修改與卸載的指令關(guān)聯(lián)的地址、數(shù)據(jù)或程序代碼的設(shè)備和方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010218226.4
• 申請(qǐng)日: 2020-03-25
• 公開(kāi)（公告）號(hào): CN112148368A
• 公開(kāi)（公告）日: 2020-12-29
• 發(fā)明（設(shè)計(jì)）人: E.奧爾德-艾哈邁德-沃爾
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): G06F9/30
• 分類號(hào): G06F9/30;G06F9/50
• 代理公司: 中國(guó)專利代理(香港)有限公司 72001
• 代理人: 徐予紅;姜冰

用于修改與卸載的指令關(guān)聯(lián)的地址、數(shù)據(jù)或程序代碼的設(shè)備和方法。處理器的一個(gè)實(shí)施例包括：多個(gè)核；耦合該多個(gè)核的互連；以及卸載電路，所述卸載電路用來(lái)在沒(méi)有操作系統(tǒng)（OS）干預(yù)的情況下將工作從該多個(gè)核中的第一核轉(zhuǎn)移到該多個(gè)核中的第二核，該工作包括多個(gè)指令；第二核包括轉(zhuǎn)譯器，所述轉(zhuǎn)譯器用來(lái)將與該多個(gè)指令中的第一指令關(guān)聯(lián)的信息從在第一核上可使用的第一格式轉(zhuǎn)譯成在第二核上可使用的第二格式；第二核的獲取、解碼和執(zhí)行電路用來(lái)獲取、解碼和/或執(zhí)行使用第二格式的第一指令。

技術(shù)領(lǐng)域

本發(fā)明一般涉及計(jì)算機(jī)處理器和軟件的領(lǐng)域。更特別地，本發(fā)明涉及用于在包括同構(gòu)處理單元和異構(gòu)處理單元的處理單元之間卸載工作的方法和設(shè)備。

背景技術(shù)

有時(shí)核或其它類型的處理元件不是完全計(jì)算受限的（compute-constrained）或存儲(chǔ)器受限的（memory-constrained）。也就是說(shuō)，核或處理元件具有能夠處理額外的工作的可用處理資源。在這些情況中，處理周期經(jīng)常被浪費(fèi)。另外，在一些實(shí)例中，通過(guò)第一類型的處理元件（例如，CPU核）而不是第二類型的處理元件（例如，GPU計(jì)算引擎）來(lái)完成工作可以是更具功率效率的。

附圖說(shuō)明

結(jié)合以下附圖從以下詳細(xì)描述中能夠獲得本發(fā)明的更好理解，附圖中：

圖1A和1B是圖示了根據(jù)本發(fā)明的實(shí)施例的通用向量友好指令格式及其指令模板的框圖；

圖2A-C是圖示了根據(jù)本發(fā)明的實(shí)施例的示例性VEX指令格式的框圖；

圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的寄存器架構(gòu)的框圖；以及

圖4A是圖示了根據(jù)本發(fā)明的實(shí)施例的示例性有序獲取（fetch）、解碼、引退（retire）流水線以及示例性寄存器重命名、亂序發(fā)布（issue）/執(zhí)行流水線兩者的框圖；

圖4B是圖示了根據(jù)本發(fā)明的實(shí)施例的要被包括在處理器中的示例性寄存器重命名、亂序發(fā)布/執(zhí)行架構(gòu)核以及有序獲取、解碼、引退核的示例性實(shí)施例兩者的框圖；

圖5A是單個(gè)處理器核連同它到管芯上互連網(wǎng)絡(luò)的連接的框圖；

圖5B圖示了根據(jù)本發(fā)明的實(shí)施例的圖5A中的處理器核的一部分的擴(kuò)展視圖；

圖6是根據(jù)本發(fā)明的實(shí)施例的帶有集成存儲(chǔ)器控制器和圖形元件（graphics）的多核處理器以及單核處理器的框圖；

圖7圖示了根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)的框圖；

圖8圖示了根據(jù)本發(fā)明的實(shí)施例的第二系統(tǒng)的框圖；

圖9圖示了根據(jù)本發(fā)明的實(shí)施例的第三系統(tǒng)的框圖；

圖10圖示了根據(jù)本發(fā)明的實(shí)施例的芯片上系統(tǒng)（SoC）的框圖；

圖11圖示了根據(jù)本發(fā)明的實(shí)施例對(duì)照使用軟件指令轉(zhuǎn)換器來(lái)將源指令集中的二進(jìn)制指令轉(zhuǎn)換成目標(biāo)指令集中的二進(jìn)制指令的框圖；

圖12A-D圖示了卸載指令的不同實(shí)現(xiàn)；

圖13圖示了本發(fā)明的實(shí)施例的可在其上被實(shí)現(xiàn)的示例處理器架構(gòu)；

圖14A圖示了用于插入提示的架構(gòu)的一個(gè)實(shí)施例；

圖14B圖示了用于確定是否和在何處插入卸載提示的方法的一個(gè)實(shí)施例；

圖15A圖示了用于實(shí)現(xiàn)探聽(tīng)指令（snoop instruction）的方法的一個(gè)實(shí)施例；

圖15B圖示了用于實(shí)現(xiàn)通告指令（advertisement instruction）的方法的一個(gè)實(shí)施例；

圖16圖示了用于實(shí)現(xiàn)開(kāi)始卸載指令的方法的一個(gè)實(shí)施例；

圖17圖示了用于處置故障狀態(tài)的本發(fā)明的一個(gè)實(shí)施例；