[發(fā)明專利]用于具有完全相同電路塊陣列的向量處理器架構(gòu)的設(shè)備、方法和系統(tǒng)在審
| 申請?zhí)枺?/td> | 202010218217.5 | 申請日： | 2020-03-25 |
| 公開（公告）號： | CN112148373A | 公開（公告）日： | 2020-12-29 |
| 發(fā)明（設(shè)計）人： | J.威廉斯;J.奧尼爾;J.萊吉滕;H.彼得斯;E.斯庫特里 | 申請（專利權(quán)）人： | 英特爾公司 |
| 主分類號： | G06F9/38 | 分類號： | G06F9/38 |
| 代理公司： | 中國專利代理(香港)有限公司 72001 | 代理人： | 付曼;姜冰 |
| 地址： | 美國加利*** | 國省代碼： | 暫無信息 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 用于 具有 完全相同 電路 陣列 向量 處理器 架構(gòu) 設(shè)備 方法 系統(tǒng) | ||
1. 一種處理器，包括：
單個集中式電路，包括指令解碼器和控制器；以及
多個電路片，每個電路片包括算術(shù)邏輯單元、乘法器、寄存器堆、本地存儲器、以及相同的多個邏輯電路和其間的打包數(shù)據(jù)數(shù)據(jù)路徑，其中每個電路片包括提供從其他電路片中標(biāo)識電路片的唯一標(biāo)識值的物理端口，并且所述控制器用于向所述多個電路片廣播相同的配置值以使第一電路片基于它的唯一標(biāo)識值和所述配置值來啟用所述第一電路片的第一邏輯電路并啟用所述第一電路片的第二邏輯電路，并且使第二電路片基于它的唯一標(biāo)識值和所述配置值來啟用所述第二電路片的相同的第一邏輯電路并禁用所述第二電路片的相同的第二邏輯電路。
2.根據(jù)權(quán)利要求1所述的處理器，其中除了存儲在所述多個電路片中的每個電路片的所述物理端口上的所述唯一標(biāo)識值之外，所述多個電路片中的每個是完全相同的。
3.根據(jù)權(quán)利要求1所述的處理器，其中每個電路片還包括比較器電路，所述比較器電路用于將它的唯一標(biāo)識值和所述配置值與存儲在其中的存儲裝置中的表進(jìn)行比較以確定要啟用和禁用所述多個邏輯電路中的哪個邏輯電路。
4.根據(jù)權(quán)利要求1所述的處理器，其中每個電路片還包括比較器電路，所述比較器電路用于將它的唯一標(biāo)識值和所述配置值與存儲在其中的存儲裝置中的表進(jìn)行比較以確定耦合到鄰接片的數(shù)據(jù)路徑。
5.根據(jù)權(quán)利要求1所述的處理器，其中所述多個電路片中的每個電路片的所述第一邏輯電路包括Benes網(wǎng)絡(luò)電路的行。
6.根據(jù)權(quán)利要求5所述的處理器，其中每行包括：耦合到它的寄存器的多個輸入端口、耦合到它的寄存器的多個輸出端口、所述多個輸入端口與所述多個輸出端口之間的多個開關(guān)級、以及從所述多個開關(guān)級延伸到所述Benes網(wǎng)絡(luò)電路的前面的行或后面的行的多個輸入和輸出端口。
7.根據(jù)權(quán)利要求6所述的處理器，其中針對每個片的所述唯一標(biāo)識值和所述配置值選擇性地將從所述多個開關(guān)級延伸的所述多個輸入和輸出端口耦合到所述Benes網(wǎng)絡(luò)電路的所述前面的行或所述后面的行以形成所述Benes網(wǎng)絡(luò)電路。
8.根據(jù)權(quán)利要求5所述的處理器，其中每行包括：耦合到它的寄存器的多個輸入端口、耦合到它的寄存器的多個輸出端口、所述多個輸入端口與所述多個輸出端口之間的多個開關(guān)級、以及從所述多個開關(guān)級延伸到所述Benes網(wǎng)絡(luò)電路的前面的行和后面的行的多個輸入和輸出端口。
9.一種方法，包括：
將相同的配置值從處理器的單個集中式電路的控制器廣播到所述處理器的多個電路片，所述單個集中式電路包括指令解碼器和所述控制器，其中所述多個電路片中的每個包括算術(shù)邏輯單元、乘法器、寄存器堆、本地存儲器、以及相同的多個邏輯電路和其間的打包數(shù)據(jù)數(shù)據(jù)路徑；
由每個電路片讀取物理端口，所述物理端口提供從其他電路片中標(biāo)識電路片的唯一標(biāo)識值；
第一電路片基于它的唯一標(biāo)識值和所述配置值來啟用所述第一電路片的第一邏輯電路并啟用所述第一電路片的第二邏輯電路；以及
第二電路片基于它的唯一標(biāo)識值和所述配置值來啟用所述第二電路片的相同的第一邏輯電路并禁用所述第二電路片的相同的第二邏輯電路。
10.根據(jù)權(quán)利要求9所述的方法，其中除了存儲在所述多個電路片中的每個電路片的所述物理端口上的所述唯一標(biāo)識值之外，所述多個電路片中的每個是完全相同的。
11.根據(jù)權(quán)利要求9所述的方法，其中每個電路片還包括比較器電路，所述比較器電路將它的唯一標(biāo)識值和所述配置值與存儲在其中的存儲裝置中的表進(jìn)行比較以確定要啟用和禁用所述多個邏輯電路中的哪個邏輯電路。
12.根據(jù)權(quán)利要求9所述的方法，其中每個電路片還包括比較器電路，所述比較器電路將它的唯一標(biāo)識值和所述配置值與存儲在其中的存儲裝置中的表進(jìn)行比較以確定耦合到鄰接片的數(shù)據(jù)路徑。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于英特爾公司，未經(jīng)英特爾公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202010218217.5/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
