[發明專利]電子器件

在審

• 申請號: 202010215698.4
• 申請日: 2020-03-25
• 公開（公告）號: CN111834452A
• 公開（公告）日: 2020-10-27
• 發明（設計）人: A·巴納爾吉;P·莫恩斯
• 申請（專利權）人: 半導體元件工業有限責任公司
• 主分類號: H01L29/778
• 分類號: H01L29/778;H01L29/40
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 張小穩

本發明題為“電子器件”。本發明公開了一種電子器件，并且該電子器件可以包括HEMT。在實施方案中，該HEMT可以包括柵極電極、漏極電極和存取區域。該存取區域可以包括更靠近柵極電極的第一部分和更靠近漏極電極的第二部分。下介電膜可以覆蓋存取區域的一部分，并且上介電區域可以覆蓋存取區域的另一部分。在另一實施方案中，介電膜可以具有相對正或負電荷以及變化的厚度。在另一實施方案中，HEMT可以包括柵極互連，該柵極互連穿過接觸開口延伸到柵極電極。

技術領域

本公開涉及電子器件，并且更具體地涉及包括高電子遷移率晶體管的電子器件，高電子遷移率晶體管包括柵極電極和介電膜。

背景技術

增強模式高電子遷移率晶體管可以具有朝著漏極電極延伸的柵場電極，以有助于提高器件的可靠性。但是，柵場電極會增加柵漏電容C_GD，這導致米勒比率C_GD/C_GS更高，其中C_GS是柵源電容。影響器件性能的其他參數包括亞閾值斜率和通態電阻R_DSON。對于亞閾值斜率，可以在晶體管導通時繪制漏極電流I_D與柵極電壓V_GS。可以在器件關閉時為特定I_D或I_D范圍確定亞閾值斜率。理想情況下，在器件打開時，亞閾值斜率是均勻的，并且R_DSON低。改善一個變量通常以犧牲其他參數之一為代價。例如，提高對柵極反彈的電阻可能伴隨著較低的器件可靠性，亞閾值斜率的均勻性提高可能伴隨著更高的R_DSON等。因此，本領域技術人員尋求改善的性能，而對器件參數沒有或幾乎沒有不利影響。

發明內容

本發明要解決的問題是在不將高電子遷移率晶體管的導通狀態電阻增加到不可接受的水平的情況下降低高電子遷移率晶體管的米勒比率。

根據本發明的一方面，提供了電子器件。該電子器件可以包括高電子遷移率晶體管。該高電子遷移率晶體管可以包括：柵極電極；漏極電極；存取區域，該存取區域包括更靠近柵極電極的第一部分和更靠近漏極電極的第二部分；第一介電膜，該第一介電膜包括第一材料并且覆蓋存取區域的第一部分而不覆蓋存取區域的第二部分；第二介電膜，該第二介電膜包括第二材料并覆蓋存取區域的第二部分，其中第二材料不同于第一材料。

在實施方案中，柵極電極具有在第一拐角處相交的頂表面和第一側壁，并且第一介電膜在第一拐角處接觸柵極電極的頂表面和側壁。

在特定實施方案中，電子器件可以進一步包括柵極互連，其中柵極電極具有與第一側壁相對的第二側壁，第二側壁在第二拐角處與頂表面相交，并且柵極互連接觸柵極電極的頂表面的一部分并且與第一拐角和第二拐角間隔開。

在更特定的實施方案中，柵場電極是柵極互連的一部分或電連接到柵極互連，其中第一介電膜設置在柵場電極與存取區域的第一部分之間，并且第一介電膜在存取區域上方延伸第一距離，柵場電極在存取區域上方延伸第二距離，并且第二距離在第一距離的0.5倍至2.0倍的范圍內。

在另一更特定的實施方案中，電子器件可以進一步包括源極電極，其中第二介電膜包括從柵極互連延伸至漏極電極的第一部分和從柵極互連延伸至源極電極的第二部分。

在另一實施方案中，柵極電極具有主體區域和從主體區域延伸的延伸區域，其中主體區域和延伸區域具有相同的組成并且沿著柵極電極的底表面定位，并且漏極電極相比靠近主體區域更靠近延伸區域。