[發明專利]用于邏輯器件的粗粒度可編程路由網絡

在審

• 申請號: 202010215265.9
• 申請日: 2020-03-24
• 公開（公告）號: CN112084729A
• 公開（公告）日: 2020-12-15
• 發明（設計）人: G·瓦利希斯;S·阿特薩特
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F30/327
• 分類號: G06F30/327;G06F8/41
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 張揚

提供了一種包括可編程結構的電路，所述可編程結構具有細粒度路由線路和單獨的可編程的粗粒度路由網絡，所述粗粒度路由網絡提供增強的帶寬、低等待時間和確定性的路由行為。可以在有源中介層管芯上實現所述可編程的粗粒度路由網絡。可以在被堆疊在所述有源中介層管芯上的頂部管芯上實現所述可編程結構。可以在所述粗粒度路由網絡上覆蓋基于協議的片上網絡(NoC)。盡管所述NoC協議是非確定性的，但所述粗粒度路由網絡包括可編程開關盒的陣列，所述可編程開關盒是使用預定的數量的路由通道鏈接在一起的以便提供確定性的路由。可以在固定的位置處在所述路由通道內插入流水線寄存器以保證時序收斂。

技術領域

總體上，本申請涉及集成電路，具體地說，涉及可編程集成電路。

背景技術

可編程集成電路是一種可以被用戶編程為實現期望的定制邏輯功能的類型的集成電路。在一種典型場景中，邏輯設計人員使用計算機輔助設計工具來設計定制邏輯電路。在設計過程完成時，計算機輔助設計工具生成配置數據。然后將配置數據加載到可編程集成電路器件上的存儲單元中以將該器件配置為執行定制邏輯電路的功能。這種類型的可編程集成電路有時被稱為現場可編程門陣列(FPGA)。

FGPA通常包括用于使用諸如是PCIe(外圍部件互連特快)協議、IEEE802.3以太網協議和雙數據速率(DDR)外部存儲器接口協議這樣的I/O標準與外部器件通信的輸入-輸出(I/O)部件。這樣的外部接口協議在帶寬方面正在每兩到三年地加倍。另一方面，常規FPGA路由結構的性能提升未以類似的速率伸縮，并且限于每代大約10-15％，因此變成FPGA的性能瓶頸。

本文中描述的實施例產生于該上下文中。

附圖說明

圖1是根據一個實施例的說明性的可編程集成電路的圖。

圖2是示出根據一個實施例可編程集成電路如何包括細粒度路由線路和單獨的可編程確定性粗粒度路由網絡的圖。

圖3是根據一個實施例的說明性的三維(3D)堆疊式多芯片封裝的橫截面側視圖。

圖4是根據一個實施例的包括可編程開關盒電路的陣列的說明性的可編程粗粒度路由網絡的圖。

圖5是示出根據一個實施例可以如何為可編程粗粒度路由網絡提供多個8位通道的圖。

圖6是根據一個實施例的說明性的可編程開關盒電路的電路圖。

圖7是說明根據一個實施例可編程開關盒電路可以如何進一步被配置為實現片上網絡(NoC)的圖。

圖8是示出根據一個實施例的可以在其下操作可編程粗粒度路由網絡的各種模式的圖。

圖9A、9B和9C是示出根據一些實施例的在支持圖8中示出的各種模式時可以被時域復用(TDM)計數器輸出的值的圖。

圖10是示出根據一個實施例可編程粗粒度路由網絡可以如何被用于實現基于信用的協議的圖。

具體實施方式

出現的實施例涉及可編程集成電路，具體地說，涉及具有可編程粗粒度路由網絡的可編程集成電路，所述可編程粗粒度路由網絡提供確定性的預連線的路由互連(其提供有保證的時序收斂)和位于固定的位置處的寄存器流水線，以便在各種計算應用中滿足目標最大操作頻率。

在可編程集成電路(IC)上除了現有的細粒度路由線路之外還使用單獨的專用的可編程粗粒度路由網絡通過實現更高效的高帶寬數據移動和IC上的可編程結構與外部部件之間的提高了的并行度、允許針對各種用例的后期綁定決策而不排除高層協議覆蓋(諸如片上網絡(NoC)或者存儲器映射網絡)、允許獨立的業務流對于路由通道的高效共享和授權不同的端點之間(例如，不同的源與目的地之間)的確定性的數據流傳送來提供對計算機技術的明顯改進。