[發明專利]用于保留計算近存儲器操作中的錯誤校正能力的技術

在審

• 申請號: 202010214705.9
• 申請日: 2020-03-24
• 公開（公告）號: CN112114996A
• 公開（公告）日: 2020-12-22
• 發明（設計）人: C·肖漢;吳微;R·孫達拉姆;S·富島
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F11/10
• 分類號: G06F11/10;G11C29/42
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 賈麗萍

用于保留存儲器中的計算近存儲器操作中的錯誤校正能力的技術包括存儲器介質以及與該存儲器介質耦合的介質訪問電路。該介質訪問電路用于檢測錯誤碼校正調節狀態，該錯誤碼校正調節狀態指示所發起的錯誤校正中的失敗。該介質訪問電路用于調節針對存儲器介質的電壓以消除錯誤碼校正調節狀態。一旦被消除，該介質訪問電路就對所讀取的數據執行錯誤校正。

背景技術

確保數據的可靠性對于存儲器和存儲設備而言是顯著挑戰。典型方法是利用存儲器控制器來執行錯誤碼校正(ECC)過程，這涉及利用冗余比特對數據集進行編碼(例如，在寫過程期間)并對該數據集進行解碼(例如，在讀過程期間)，同時使用冗余比特來檢測并糾正數據集中的差錯。存儲器控制器隨后可將經錯誤校正的數據提供給處理器或其它組件(例如，加速器設備)以對經錯誤校正數據執行操作。為了緩解由冗余比特造成的開銷，要受保護免于損壞的每個數據集的大小往往相對較大，例如兩千比特或四千比特。然而，對于其中可以在存儲器中對數據執行計算(例如，在存儲器管芯上，而不是由處理器或計算設備的其它組件)的架構而言，上述方案呈現低效率。更具體而言，從數據所駐留的存儲器介質向存儲器控制器發送數據(例如，通過總線)以執行錯誤校正過程并且隨后通過總線從存儲器控制器發送返回經錯誤校正數據消耗能量和時間并且可能消除原本將通過在存儲器中執行計算獲得的任何效率。此外，基于在存儲器內發生的讀操作的數量和頻率，待糾正的差錯比特的數量會增加。在錯誤碼校正的強度受限(例如，針對可移植性)的情況下，如果差錯比特的數量太多，則錯誤碼校正可能是無效的。

附圖說明

在附圖中通過示例而非限制地示出了本文所描述的概念。為了說明的簡單和清晰，附圖中所示出的元素不一定按比例繪制。在認為合適的情況下，已在各附圖之間重復了附圖標記以指示對應或類似的元素。

圖1是用于保留存儲器或存儲介質中針對存儲器內計算操作的錯誤碼校正能力的計算設備的至少一個實施例的簡要示圖；

圖2是圖1的計算設備中所包括的存儲器介質的至少一個實施例的簡要示圖；

圖3是圖1的計算設備中所包括的存儲器的存儲器介質的分區和介質訪問電路的各組件的至少一個實施例的簡要示圖；

圖4是可以在圖1的計算設備的存儲器中執行的張量運算的至少一個實施例的簡要示圖；以及

圖5和圖6是用于保留圖1的計算設備的存儲器中的錯誤碼校正能力的方法的至少一個實施例的簡要示圖。

具體實施方式

雖然本公開內容的概念容易受到各種修改和替代形式，但其特定實施例已在附圖中通過示例示出并將在本文中詳細描述。然而，應該理解，并非旨在將本公開內容的概念限制于所公開的特定形式，反之，旨在涵蓋與本公開內容和所附權利要求相一致的所有修改、等效物和替換方案。

在說明書中對“一個實施例”、“一實施例”、“說明性實施例”等等的引用指示所描述的實施例可以包括特定的特征、結構或特性，但每個實施例可以包括或可以不必包括該特定的特征、結構或特性。此外，此類短語不一定指代相同實施例。此外，當結合實施例描述特定的特征、結構或特性時，認為結合其它實施例(無論是否明確地描述)實施此類特征、結構或特性在本領域技術人員的知識內。另外，應該意識到，具有“至少一個A、B和C”形式的列表中所包括的項目可以表示(A)；(B)；(C)；(A和B)；(A和C)；(B和C)；或(A、B和C)。類似地，具有“A、B或C中的至少一個”形式的所列項目可以表示(A)；(B)；(C)；(A和B)；(A和C)；(B和C)；或(A、B和C)。

在一些情況下，可以在硬件、固件、軟件或其任意組合中實現所公開的各實施例。所公開的各實施例還可以被實現為由暫態或非暫態機器可讀(例如，計算機可讀)存儲介質攜帶或存儲在其上的指令，這些指令可以由一個或多個處理器讀取和執行。機器可讀存儲介質可以體現為用于存儲或發送具有可由機器讀取形式的信息的任何存儲設備、機制或其它物理結構(例如，易失性或非易失性存儲器、介質光盤、或其它介質設備)。