[發明專利]一種解決STT-RAM緩存寫失敗的方法

有效

• 申請號: 202010214371.5
• 申請日: 2020-03-24
• 公開（公告）號: CN111580750B
• 公開（公告）日: 2022-08-23
• 發明（設計）人: 章鐵飛
• 申請（專利權）人: 浙江工商大學
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F11/10;G06F15/78
• 代理公司: 杭州天欣專利事務所(普通合伙) 33209
• 代理人: 梁斌

1.一種解決STT-RAM緩存寫失敗的方法，其特征在于：包括如下步驟：

S1、發起寫數據操作時，確定將寫的目標緩存塊后，讀出目標緩存塊的舊數據按位與新數據比較后，計算統計當前數據位對應的STT-RAM單元將發生0到1的切換的數據位數n；

S2、比較n與閥值K_th，如果n大于K_th，則采用擴展糾錯碼進行糾錯，如果n小于等于K_th，則采用默認糾錯碼進行糾錯；

計算閥值K_th時，系統允許緩存塊寫失敗發生的概率上限為e，緩存塊糾錯碼的糾錯能力為k個數據位，緩存塊出現寫失敗數據位數為m，m大于k時，當前的寫操作失敗，因此寫操作的失敗概率為，要滿足：

,

由于默認糾錯碼采用1位糾錯,因此取k=1，根據切諾夫概率公式，計算得到滿足的最小m值就是K_th；

S3、寫緩存塊時，設置目標緩存塊標簽的標志位，標識目標緩存塊的糾錯碼類型；

S4、讀取緩存塊數據時，同時讀取緩存塊標簽的標志位，根據標志位確定所采用的糾錯碼類型，將緩存塊發往對應的糾錯碼解碼器糾錯。

2.根據權利要求1所述的解決STT-RAM緩存寫失敗的方法，其特征在于：計算統計當前數據位對應的STT-RAM單元將發生0到1的切換的數據位數n的步驟為：讀取目標緩存塊中的舊數據，取反該舊數據，再與對應的新數據按位進行與運算，如果輸出值為1，表示當前數據位對應的STT-RAM單元發生0到1的切換，每一位的輸出再作為漢明距離計算器的輸入，漢明距離計算器的輸出就是當前數據位對應的STT-RAM單元發生0到1的切換的總數據位數n。

3.根據權利要求1所述的解決STT-RAM緩存寫失敗的方法，其特征在于：所述的默認糾錯碼和擴展糾錯碼都面向64Byte大小的緩存塊，其中默認糾錯碼采用1位糾錯、2位檢錯的SECDED碼，所占數據長度為11位；擴展糾錯碼采用4位糾錯、5位檢錯的4EC5ED碼，所占數據長度為41位。

4.根據權利要求1所述的解決STT-RAM緩存寫失敗的方法，其特征在于：對于擴展糾錯碼，系統允許的緩存塊發生寫失敗的概率上限為e，緩存塊的糾錯能力為k個數據位，緩存塊出現寫失敗數據位數為m，則寫操作的失敗概率為，要滿足：

,

針對緩存塊的大小是64Bytes，根據切諾夫概率公式，計算得到的k的最大值為4；要滿足系統的要求，最壞情況下，擴展糾錯碼只要具備糾正4位出錯數據的能力即可。

5.根據權利要求1所述的解決STT-RAM緩存寫失敗的方法，其特征在于：對于默認糾錯碼和擴展糾錯碼，緩存塊中實際更新的數據位要小于緩存塊512位的容量，大部分緩存塊的寫失敗數據位數小于等于1；緩存組中80%的緩存塊能分配默認糾錯碼，20%的緩存塊能分配擴展糾錯碼。

6.根據權利要求1所述的解決STT-RAM緩存寫失敗的方法，其特征在于：步驟S3的具體步驟為：當目標緩存塊當前數據位對應的STT-RAM單元發生0到1的切換的總數據位數n大于K_th時，目標緩存塊采用擴展糾錯碼，新數據發往擴展糾錯碼編碼器生成糾錯碼，同時設置緩存塊標簽的標志位值為1；當目標緩存塊當前數據位對應的STT-RAM單元發生0到1的切換的總數據位數n小于等于K_th時，目標緩存塊采用默認糾錯碼，新數據發往默認糾錯碼編碼器生成糾錯碼，同時設置緩存塊標簽的標志位值為0。

7.根據權利要求1所述的解決STT-RAM緩存寫失敗的方法，其特征在于：步驟S4中，如果標志位的值為0，發往數據到默認糾錯碼解碼器糾正可能的出錯數據位；如果標志位的值為1，發送數據到擴展糾錯碼解碼器糾正可能的出錯數據位。