[發明專利]一種重離子束流均勻度測試系統和方法

有效

• 申請號: 202010212346.3
• 申請日: 2020-03-24
• 公開（公告）號: CN111366968B
• 公開（公告）日: 2022-02-18
• 發明（設計）人: 蔡暢;賀澤;柯凌云;劉杰;趙培雄;劉建德;李立軒;牛曉陽
• 申請（專利權）人: 中國科學院近代物理研究所
• 主分類號: G01T1/29
• 分類號: G01T1/29;G11C29/56
• 代理公司: 北京紀凱知識產權代理有限公司 11245
• 代理人: 冀志華

1.一種重離子束流均勻度測試系統，其特征在于：其包括：

SRAM測試芯片、單粒子效應測試系統以及重離子輻照終端；

所述SRAM測試芯片作為研究重離子束對器件造成的單粒子翻轉效應的載體，設置在所述單粒子效應測試系統中；

所述重離子輻照終端設置在所述SRAM測試芯片一側，且所述重離子輻照終端的束流窗口與所述SRAM測試芯片對準，用于為所述SRAM測試芯片提供預設注量率的重離子；

所述單粒子效應測試系統與所述SRAM測試芯片之間建立實時通訊，用于對重離子輻照后的所述SRAM測試芯片上發生單粒子翻轉效應的情況進行實時讀取，并根據實時讀取結果獲得所述重離子輻照終端輸出的重離子均勻度；

所述SRAM測試芯片采用抗輻射加固的SRAM測試芯片，其包括DICE結構以及保護結構；

所述DICE結構包括兩個上下并排設置的第一SRAM存儲單元和第二SRAM存儲單元，所述第一SRAM存儲單元包括互為備用的第一存儲單元組和第二存儲單元組；

所述第一存儲單元組包括第一PMOS管組、第二PMOS管組、第一NMOS管組、第二NMOS管組以及字線控制組；且所述字線控制組設置在中部，所述第一PMOS管組和第一NMOS管組依次設置在所述字線控制組一側，所述第二NMOS管組和第二PMOS管組依次設置在所述字線控制組另一側，形成以所述字線控制組為對稱軸的對稱結構；

所述第二存儲單元組設置在所述第一存儲單元下方，所述第二存儲單元與所述第一存儲單元組結構相同，且所述第二存儲單元組中各部件與所述第一存儲單元組互為對稱設置；

所述保護結構包括第一～第四保護帶，所述第一保護帶和第四保護帶分別設置在所述第一PMOS管組和第二PMOS管組外側，所述第二保護帶設置在各所述第一PMOS管組和第一NMOS管組之間，所述第三保護帶設置在各所述第二NMOS管組和第二PMOS管組之間；

所述第一PMOS管組和第二PMOS管組內均含有兩個同阱放置的PMOS管，所述第一NMOS管組和第二NMOS管組均含有兩個同阱放置的NMOS管；

所述第一存儲單元組中所述第一PMOS管組和第一NMOS管組的間距為0.4um；所述第二PMOS管組和第二NMOS管組的間距為0.4um；

所述第一存儲單元組和第二存儲單元組中互為冗余的兩個所述第一NMOS管組、第一PMOS管組的間距均為1.2um。

2.如權利要求1所述的一種重離子束流均勻度測試系統，其特征在于：所述單粒子效應測試系統包括主控板、串口通信終端、測試板和上位機；

所述主控板包括主控FPGA芯片、外設存儲器、電源模塊以及PROM/FLASH；所述主控FPGA芯片與設置在所述測試板上的所述SRAM測試芯片相連，用于根據所述上位機發送指令對所述SRAM測試芯片進行實時動態讀寫操作，并對讀取的錯誤數據進行初步甄別后，將提取到的錯誤數據的錯誤類型、邏輯地址通過所述串口通信終端實時上傳到所述上位機；

所述外設存儲器與所述主控FPGA芯片相連，用于存儲所述主控FPGA芯片獲取的錯誤數據；

所述電源模塊用于分多路對所述FPGA主控芯片以及所述SRAM測試芯片進行供電；

所述PROM/FLASH用于存放固化的FPGA位流，用于保證斷電后重新上電時所述FPGA主控芯片能被自動正常配置，實現測試功能。