[發(fā)明專利]序列信號發(fā)生器

有效

• 申請?zhí)枺?/td>: 202010208085.8
• 申請日: 2020-03-23
• 公開（公告）號: CN111294022B
• 公開（公告）日: 2022-10-28
• 發(fā)明（設計）人: 仝煜;秦熙;張聞哲;王淋;榮星;杜江峰
• 申請（專利權）人: 中國科學技術大學
• 主分類號: H03K5/05
• 分類號: H03K5/05
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 姚璐華

1.一種序列信號發(fā)生器，其特征在于，包括：波形播放處理模塊、波形整合模塊和至少一個進位鏈組；

每個進位鏈組包括至少兩條進位鏈；

所述進位鏈由多個多路復用器級聯(lián)構成，每個所述多路復用器包括第一輸入端、第二輸入端、選通端和輸出端；所述多路復用器，用于在所述選通端為第一電平時，加載所述第一輸入端的數(shù)據，在所述選通端為第二電平時，加載所述第二輸入端的數(shù)據，所述第一電平和所述第二電平中一個為高電平，另一個為低電平；

相鄰兩級的所述多路復用器中位于前級的所述多路復用器的輸出端與位于后級的所述多路復用器的第一輸入端連接；所述進位鏈中位于最后一級的所述多路復用器的輸出端，與所述波形整合模塊的輸入端連接；

所述波形播放處理模塊，用于傳輸序列波形數(shù)據至所述進位鏈中各個所述多路復用器的第二輸入端；

所述波形播放處理模塊，還用于將與各條所述進位鏈對應的選通信號，傳輸至對應的所述進位鏈的每個所述多路復用器的選通端，并將與每個所述進位鏈組對應的輸出控制信號傳輸至所述波形整合模塊；

所述波形整合模塊，用于根據所述輸出控制信號，選擇所述進位鏈組內相應的所述進位鏈輸出的序列串進行輸出；

其中，對于一個所述進位鏈組，與所述進位鏈組內各條所述進位鏈對應的選通信號，在經過一個波形加載時間后的每個時刻，至少存在一條所述進位鏈對應的選通信號為第一電平；

其中，對于一個所述進位鏈組，與所述進位鏈組內的所述進位鏈對應的選通信號的每段第一電平，均與所述進位鏈組內其它的至少一條所述進位鏈對應的選通信號的一段第一電平有時間重合段；

與所述進位鏈組對應的輸出控制信號，使得所述波形整合模塊在所述時間重合段，對相應的兩條所述進位鏈進行輸出切換。

2.根據權利要求1所述的序列信號發(fā)生器，其特征在于，所述波形播放處理模塊，還用于傳輸序列波形數(shù)據至所述進位鏈中位于第一級的所述多路復用器的第一輸入端。

3.根據權利要求1所述的序列信號發(fā)生器，其特征在于，所述波形整合模塊包括與所述進位鏈組相同數(shù)量的多路復用器，一個所述進位鏈組的所有所述進位鏈的輸出端與對應的一個多路復用器連接。

4.根據權利要求1～3任意一項所述的序列信號發(fā)生器，其特征在于，還包括：

通訊模塊，用于接收上位機發(fā)送的序列波形數(shù)據和與所述序列波形數(shù)據對應的播放數(shù)據；

存儲模塊，用于存儲數(shù)據；

時鐘模塊，用于生成工作時鐘

所述波形播放處理模塊，還用于將所述序列波形數(shù)據和所述播放數(shù)據存儲至所述存儲模塊；

所述波形播放處理模塊，還用于在利用所述通訊模塊接收到所述上位機發(fā)送的播放所述序列波形數(shù)據的指令后，按照所述播放數(shù)據將所述序列波形數(shù)據分為與一個所述進位鏈組內每個所述進位鏈對應的序列波形數(shù)據，并發(fā)送至對應的所述進位鏈；

所述波形播放處理模塊，還用于將所述工作時鐘作為參考時鐘，生成相應的所述進位鏈組內各個所述進位鏈的選通信號，以及生成相應的所述進位鏈組的所述輸出控制信號。

5.根據權利要求4所述的序列信號發(fā)生器，其特征在于，所述序列信號發(fā)生器基于FPGA、CPLD或ASIC芯片實現(xiàn)。