[發明專利]高速鏈路信號完整性評估方法、系統、終端及存儲介質

有效

• 申請號: 202010203412.0
• 申請日: 2020-03-20
• 公開（公告）號: CN111475355B
• 公開（公告）日: 2022-05-31
• 發明（設計）人: 房志軍
• 申請（專利權）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22;G06F11/26
• 代理公司: 濟南舜源專利事務所有限公司 37205
• 代理人: 劉雪萍

本發明提供一種高速鏈路信號完整性評估方法、系統、終端及存儲介質，包括：設置標準拓撲鏈路并計算所述標準拓撲鏈路的標準損耗值；計算所述標準損耗值與規范損耗值的損耗差值；根據所述損壞差值和標準拓撲鏈路的主板走線損耗參數計算修正主板走線長度；將修正主板走線長度作為DOE仿真基礎值，并將標準拓撲鏈路的過孔數量和標準連接器作為變量進行DOE仿真，獲取標準拓撲鏈路的損耗極限值。本發明通過標準拓撲得到總插入損耗值與工業規范無源指標對比得到DOE仿真基礎值。以主板走線長度為變量，通過更改步長進行DOE仿真尋找風險極值，能夠評估出更加準確的風險極值。

技術領域

本發明涉及服務器技術領域，具體涉及一種高速鏈路信號完整性評估方法、系統、終端及存儲介質。

背景技術

在傳統數字系統中，信號傳輸速率較小，互連對信號來說是透明的，互連對系統和信號造成的影響可以忽略不計，不會有信號完整性的問題。隨著計算機以及大數據等技術的發展，現在到了一個數據大爆炸的時代，對傳輸和處理數據的要求越來越高。這就要求我們整個數據處理系統要有更高的帶寬和更快的信號傳輸速率。這對我們的系統設計提出了巨大的挑戰，隨著信號數率的提高，就會帶來信號完整性的問題。信號完整性問題往往決定著整個硬件系統設計成功的關鍵。

在服務器系統硬件開發設計過程中，信號完整性評估是項目開發前期發現和避免高速鏈路問題的系統問題的關鍵。信號完整性評估越早的發現和避免高速信號問題，越能為整個系統開發爭取更多的時間。同時風險評估的準確性直接影響的整個項目的進度和成本。這給前期信號完整性的評估的準確性和實效性提供了更高的要求。

現在的高速信號完整性評估一般是通過經驗數據將整條鏈路的插入損耗進行統計相加得到總的插入損耗，然后與規范中類似標準拓撲進行比較，進而判斷鏈路風險。在與類似標準拓撲進行對比時，如鏈路整條的裕量較大時，這種方法可以快速準確的判斷鏈路風險。但是當整條鏈路裕量較小時或者稍超出標準值(即算出的總損耗與標準拓撲較接近時)的情況下，就無法對鏈路風險做出判斷。或者在評估鏈路風險時基于最差情況進行仿真，在選擇變量時較為困難，部分因素很難用精確模型表示，且仿真時間較長。

發明內容

針對現有技術的上述不足，本發明提供一種高速鏈路信號完整性評估方法、系統、終端及存儲介質，以解決上述技術問題。

第一方面，本發明提供一種高速鏈路信號完整性評估方法，包括：

設置標準拓撲鏈路并計算所述標準拓撲鏈路的標準損耗值；

計算所述標準損耗值與規范損耗值的損耗差值；

根據所述損壞差值和標準拓撲鏈路的主板走線損耗參數計算修正主板走線長度；

將修正主板走線長度作為DOE仿真基礎值，并將標準拓撲鏈路的過孔數量和標準連接器作為變量進行DOE仿真，獲取標準拓撲鏈路的損耗極限值。

進一步的，所述設置標準拓撲鏈路并計算所述標準拓撲鏈路的標準損耗值，包括：

根據標準拓撲鏈路的走線長度、單位損耗、過孔數量、標準連接器、標準Cable的損耗值計算標準拓撲鏈路的插入損耗值；

采集準拓撲鏈路的發送端包和接收端包，并根據發送端包和接收端包以及插入損耗值計算標準拓撲鏈路的標準損耗值。

進一步的，所述將修正主板走線長度作為DOE仿真基礎值，并將標準拓撲鏈路的過孔數量和標準連接器作為變量進行DOE仿真，獲取標準拓撲鏈路的損耗極限值，包括：

將損耗差值最小的主板走線長度取值作為DOE仿真基礎值，得到標準拓撲鏈路的過孔數量變量和標準連接器變量的眼寬、眼高的擬合曲線；

根據所述擬合曲線生成多個眼寬、眼高，選取并記錄損耗值最小的變量取值；

以預設長度為步長增大主板走線長度并進行DOE仿真，獲取最小損耗值。