[發明專利]雙面電容結構及其形成方法

有效

• 申請號: 202010199381.6
• 申請日: 2020-03-20
• 公開（公告）號: CN113497037B
• 公開（公告）日: 2023-07-04
• 發明（設計）人: 胡文佳;吳晗;陸勇
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 孫佳胤;陳麗麗

本發明涉及一種雙面電容結構及其形成方法。所述雙面電容結構的形成方法包括如下步驟：提供一基底，所述基底包括襯底、位于所述襯底內的多個電容觸點、位于所述襯底表面的疊層結構、以及貫穿所述疊層結構并暴露所述電容觸點的多個電容孔，所述疊層結構包括交替堆疊的犧牲層和支撐層；依次形成第一電極層、第一電介質層和第二電極層于所述電容孔的內壁；形成第一導電填充層于所述電容孔內；形成封閉所述電容孔的輔助層；去除部分所述輔助層、若干層所述支撐層和所述犧牲層，暴露所述第一電極層；形成第二電介質層和第三電極層。本發明減少甚至是避免了電極坍塌和傾覆的風險，同時還有助于增大雙面電容結構的電容值。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種雙面電容結構及其形成方法。

背景技術

動態隨機存儲器(Dynamic?Random?Access?Memory，DRAM)是計算機等電子設備中常用的半導體結構，其由多個存儲單元構成，每個存儲單元通常包括晶體管和電容器。所述晶體管的柵極與字線電連接、源極與位線電連接、漏極與電容器電連接，字線上的字線電壓能夠控制晶體管的開啟與關閉，從而通過位線能夠讀取存儲在電容器中的數據信息，或者將數據信息寫入到電容器中。

隨著半導體器件尺寸的微縮，其在襯底上的橫向面積減小。為了提高或者維持電容器具有足夠高的電容值，通常的做法是增加下電極(bottom?electrode)的高度或者是減小下電極的厚度。但是，增加下電極的高度或者是減小下電極的厚度會導致下電極的長徑比較高，厚度較薄，從而對電容陣列區域的性能可靠性造成影響。比如，會引起下電極的坍塌或者傾覆，導致相鄰的下電極短路。

為了解決這一問題，當前的做法是通過添加電極的橫向連續支撐層，以增加下電極的穩定性。但是，已有的單層橫向支撐層有其高度極限，從而使得電容器的電容值受到電極高度的限制，電極傾覆和成片坍塌的風險依然存在。

因此，如何解決電容陣列區域橫向不穩定的問題，減小下電極坍塌或者傾覆的風險，提高半導體器件的性能穩定性，是目前亟待解決的技術問題。

發明內容

本發明提供了一種雙面電容結構及其形成方法，用于解決現有的電容陣列區域橫向穩定性較差的問題，以提高半導體器件的性能穩定性。

為了解決上述問題，本發明提供了一種雙面電容結構的形成方法，包括如下步驟：

提供一基底，所述基底包括襯底、位于所述襯底內的多個電容觸點、位于所述襯底表面的疊層結構、以及貫穿所述疊層結構并暴露所述電容觸點的多個電容孔，所述疊層結構包括沿垂直于所述襯底的方向交替堆疊的犧牲層和支撐層；

依次形成沿所述電容孔的徑向方向疊置的第一電極層、第一電介質層和第二電極層于所述電容孔的內壁；

填充第一導電材料于所述電容孔內，形成第一導電填充層；

形成封閉所述電容孔的輔助層；

去除部分所述輔助層、若干層所述支撐層和所述犧牲層，暴露所述第一電極層，殘留的所述輔助層被分隔為多段子輔助層，每段所述子輔助層至少與兩個所述電容孔交疊；

形成覆蓋所述第一電極層表面和所述子輔助層表面的第二電介質層、以及覆蓋于所述第二電介質層表面的第三電極層，形成雙面電容結構。

可選的，所述第一電極層、所述第一電介質層和所述第二電極層還依次疊置于所述疊層結構的頂面；形成第一導電填充層的具體步驟包括：

沉積第一導電材料于所述電容孔內及位于所述疊層結構頂面的所述第二電極層表面；

去除覆蓋于所述疊層結構頂面的所述第二電極層表面的所述第一導電材料。

可選的，形成封閉所述電容孔的輔助層的具體步驟包括：