[發明專利]使用層壓傳輸線結構的高性能可變增益放大器

在審

• 申請號: 202010198894.5
• 申請日: 2020-03-20
• 公開（公告）號: CN111725195A
• 公開（公告）日: 2020-09-29
• 發明（設計）人: L·施泰格沃格;M·E·哥德法博;A·派;S·蓋伊
• 申請（專利權）人: 美國亞德諾半導體公司
• 主分類號: H01L25/16
• 分類號: H01L25/16;H01L23/552;H01L23/64
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 劉倜

本公開涉及使用層壓傳輸線結構的高性能可變增益放大器。一個實施方案是設備，包括：半導體集成電路(“IC”)芯片，包括用于實現放大電路的至少一個有源組件；和包括多個金屬層的層壓結構，所述層壓結構還包括多個無源組件和基于傳輸線的結構。所述半導體IC芯片與所述層壓結構集成，使得所述層壓結構的頂層包括位于所述半導體IC芯片頂部的屏蔽和用于限制所述放大電路產生的信號的磁性耦合超出所述層壓結構的無源組件。

技術領域

本公開總體上涉及可變增益放大器(“VGA”)的領域，并且更具體地，涉及用于實現采用層壓傳輸線結構的高性能VGA的技術。

背景技術

可變增益放大(“VGA”)可用于在其輸出處產生更大或更小的信號，以驅動功率放大器。特別地，VGA可以被設計為在射頻數模轉換器(“RF-DAC”)和功率放大器之間提供接口，以提供放大以及對倍頻帶寬的功率控制。

發明內容

一個實施方案是設備，包括：半導體集成電路(“IC”)芯片，包括用于實現放大電路的至少一個有源組件；和包括多個金屬層的層壓結構，所述層壓結構還包括多個無源組件和基于傳輸線的結構。所述半導體IC芯片與所述層壓結構集成，使得所述層壓結構的頂層包括位于所述半導體IC芯片頂部的屏蔽和用于限制所述放大電路產生的信號的磁性耦合超出所述層壓結構的無源組件。在某些實施方案中，頂部金屬層包括銅,所述至少一個有源組件包括運算放大器、數字衰減器(“DSA”)和模擬衰減器(“VVA”)中的至少一種，和所述多個無源組件包括被連接以接收射頻數模轉換器(“RF-DAC”)的輸出的巴倫。巴倫可包括傳輸線巴倫，并且所述多個無源組件可包括連接在所述巴倫的輸出和所述半導體IC芯片的輸入之間的至少一個正交混合器、以及連接在所述半導體IC芯片的輸出和功率放大器的輸入之間的至少一個正交混合器。

在某些實施方案中，設備可包括：多個接地通孔，該接地通孔從其頂層到其底層圍繞所述層壓結構的外圍布置，以限制由所述放大器電路產生的信號的磁性耦合；和接地軌，該接地軌包括通過所述設備接地到印刷電路板(PCB)的金屬層的堆疊，該設備連接所述印刷電路板以進一步限制所述放大器電路產生的信號與鄰近所述第一放大器電路的另一個放大器電路產生的信號的磁性耦合。包括接地軌的金屬層可以與包括層壓結構的金屬層相同。另外，半導體IC芯片可以是硅鍺(“SiGe”)芯片，并且可包括用于啟用低電感接地的銅柱。

可選擇的實施方案是雙通道放大設備，包括：第一半導體集成電路(“IC”)芯片，包括用于實現與第一通道相關的第一放大器電路的至少一個第一有源組件；第二半導體IC芯片，包括用于實現與第二通道相關的第二放大器電路的至少一個第二有源組件；第一金屬層壓結構，包括第一多個無源組件和基于傳輸線的結構；和平行于所述第一金屬層壓結構的第二金屬層壓結構，所述第二金屬層壓結構包括第二多個無源組件和基于傳輸線的結構。在某些實施方案中，所述第一半導體IC芯片與所述第一層壓結構集成，使得所述第一層壓結構的頂層包括位于所述第一半導體IC芯片頂部的第一屏蔽和用于限制包括第一通道的信號和包括第二通道的信號的磁性耦合的第一無源組件；和所述第二半導體IC芯片與所述第二層壓結構集成，使得所述第二層壓結構的頂層包括位于所述第二半導體IC芯片頂部的屏蔽和用于限制包括第二通道的信號和包括第一通道的信號的磁性耦合的第二無源組件。

第一和第二層壓結構的頂部金屬層可以是銅。設備還可包括：第一多個接地通孔，所述第一多個接地通孔從其頂層到其底層圍繞所述第一層壓結構的外圍布置；和第二多個接地通孔，所述第二多個接地通孔從其頂層到其底層圍繞所述第二層壓結構的外圍布置，所述第一和第二多個接地通孔用于使所述第一通道和所述第二通道隔離。甚至另外，設備可包括布置在所述第一金屬層壓結構和所述第二金屬層壓結構之間的接地軌，所述接地軌包括接地的金屬層的堆疊，用于限制與所述第一通道有關的信號和與所述第二通道有關的信號的磁性耦合。在某些實施方案中，包括接地軌的金屬層與包括層壓結構的金屬層相同。