[發明專利]雙核AMP系統共用SPI接口的方法、系統及存儲介質

有效

• 申請號: 202010196205.7
• 申請日: 2020-03-19
• 公開（公告）號: CN111427821B
• 公開（公告）日: 2021-10-01
• 發明（設計）人: 戴瑜;吳閩華;孟慶曉;劉文清
• 申請（專利權）人: 深圳震有科技股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/42;G06F13/16;G06F15/17
• 代理公司: 深圳市君勝知識產權代理事務所(普通合伙) 44268
• 代理人: 徐凱凱;王永文

1.雙核AMP系統共用SPI接口的方法，其特征在于，包括：

從核CPU發送SPI訪問指令；

設置有SPI控制器的主核CPU接收并執行所述SPI訪問指令，且將得到的執行結果發送給從核CPU；

所述設置有SPI控制器的主核CPU接收并執行所述SPI訪問指令，且將得到的執行結果發送給從核CPU具體包括：

若所述SPI訪問指令為SPI讀指令，設置有SPI控制器的主核CPU讀取數據，并將所讀取的數據通過第一通道傳輸到從核CPU的接收緩沖區，且將讀取結果發送給從核CPU；

若所述SPI訪問指令為SPI讀指令，設置有SPI控制器的主核CPU讀取數據，并將所讀取的數據通過第一通道傳輸到從核CPU的接收緩沖區，且將讀取結果發送給從核CPU，具體包括：

若所述SPI訪問指令為SPI讀指令，設置有SPI控制器的主核CPU通過SPI控制器的Read接口讀取數據；

若讀取成功，主核CPU將所讀取的數據通過第一通道傳輸到從核CPU的接收緩沖區；

若讀取失敗，主核CPU將讀取失敗的指示返回給從核CPU，從核CPU返回；

所述設置有SPI控制器的主核CPU接收并執行所述SPI訪問指令，且將得到的執行結果發送給從核CPU具體還包括：

若所述SPI訪問指令為SPI寫指令，設置有SPI控制器的主核CPU通過SPI控制器的Write接口，將預先放入在從核CPU發送緩沖區的數據寫入SPI-FLASH中，并將寫入結果發送給從核CPU；

當從核CPU要寫SPI設備，通過第二通道將從核CPU發送緩沖區的數據傳遞到主核CPU；當從核CPU要讀SPI設備，主核CPU將SPI讀取的結果通過第一通道傳輸給從核CPU；其中的第一通道和第二通道為單向通道，第二通道用于從核CPU發送所要寫入的數據至主核CPU，第一通道用于主核CPU發送所獲取的數據給從核CPU；

通過為主核CPU設置SPI控制器，實現通過主核CPU接收從核CPU的SPI訪問指令以訪問SPI對應的接口，而執行從核CPU的SPI訪問指令，之后將執行結果反饋給從核CPU，達到了雙核AMP系統共用SPI接口的目的。

2.根據權利要求1所述的雙核AMP系統共用SPI接口的方法，其特征在于，所述設置有SPI控制器的主核CPU接收并執行所述SPI訪問指令，且將得到的執行結果發送給從核CPU，之前包括：

預先設置一用于判斷訪問SPI接口的全局變量，當接收到SPI訪問請求時，判斷所述全局變量是否為1或0；

當全局變量為1時，SPI控制器接收所述SPI訪問指令，并訪問與主核CPU連接的SPI-FLASH接口。

3.根據權利要求2所述的雙核AMP系統共用SPI接口的方法，其特征在于，判斷全局變量是否為1或0之后還包括：

當全局變量為0時，SPI控制器拒絕所述SPI訪問指令，接收主核CPU的SPI訪問請求，并訪問與主核CPU連接的EEPROM接口。

4.根據權利要求2所述的雙核AMP系統共用SPI接口的方法，其特征在于，每接收一次從核CPU的SPI訪問指令或者主核CPU的SPI訪問請求，所述全局變量在0或1之間切換一次。

5.一種雙核AMP系統共用SPI接口的系統，其特征在于，包括有存儲器，以及一個或者一個以上的程序，其中一個或者一個以上程序存儲于存儲器中，且經配置以由一個或者一個以上處理器執行所述一個或者一個以上程序包含用于執行如權利要求1-4任一項所述的雙核AMP系統共用SPI接口的方法。

6.一種存儲介質，其特征在于，所述存儲介質存儲有計算機程序，所述計算機程序能夠被執行以用于實現如權利要求1-4任一項所述的雙核AMP系統共用SPI接口的方法。