[發明專利]一種邏輯非門電路及邏輯非門電路設計方法

在審

• 申請號: 202010193570.2
• 申請日: 2016-07-04
• 公開（公告）號: CN111401542A
• 公開（公告）日: 2020-07-10
• 發明（設計）人: 宋弢;龐善臣;王淑棟;王珣
• 申請（專利權）人: 中國石油大學（華東）
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 青島易維申知識產權代理事務所(普通合伙) 37310
• 代理人: 于正友

1.一種邏輯非門電路，采用現有神經計算單元硬件電路，其特征在于，包括：第一神經計算單元、第二神經計算單元、第三神經計算單元、第四神經計算單元；其中，

第一神經計算單元(in)接收輸入信號，第一神經計算單元(in)通過突觸向第四神經計算單元(out)發送脈沖；第二神經計算單元(1)通過突觸向第四神經計算單元(out)發送三次，每次一個脈沖；第三神經計算單元(2)通過突觸向第四神經計算單元(out)發送一個脈沖；

信息過濾單元(ast₁)分別與第一神經計算單元(in)、第二神經計算單元(1)、第三神經計算單元(2)到第四神經計算單元(out)的三條突觸連接，將突觸上正在傳遞的脈沖數目與其預設的閾值進行比較：

情況1：如果正在傳遞的脈沖數目大于等于信息過濾單元的閾值t＝2，那么這些脈沖將被信息過濾單元進行過濾移除，此時脈沖無法通過突觸到達目標神經計算單元；

情況2：如果正在傳遞的脈沖數目小于信息過濾單元的閾值t＝2，那么這些脈沖將順利通過突觸到達目標神經計算單元。

2.如權利要求1所述的一種邏輯非門電路，其特征在于，

所述第一神經計算單元、第二神經計算單元、第三神經計算單元、第四神經計算單元采用統一的激發方式。

3.如權利要求2所述的一種邏輯非門電路，其特征在于，

所述第一神經計算單元、第二神經計算單元、第三神經計算單元、第四神經計算單元統一為：基于脈沖累加信息編碼方式，其激發方式為無論積累多少個脈沖，神經計算單元都將激發，每次消耗1個脈沖，向外發送1個脈沖，直至所包含的脈沖數目變為0。

4.如權利要求2所述的一種邏輯非門電路，其特征在于，

所述第一神經計算單元、第二神經計算單元、第三神經計算單元、第四神經計算單元統一為：

基于脈沖累加信息編碼方式，其激發方式為a^*/a→a；其中，

字母a表示脈沖，脈沖的累加表示為字母a的多重集；

a^*表示為任意數目的累加脈沖；

“→”左邊的脈沖a表示消耗的脈沖數為1，“→”右邊的脈沖a表示傳遞給臨近神經計算單元的脈沖數為1。

5.一種邏輯非門電路設計方法，采用現有神經計算單元硬件電路，其特征在于，

第一神經計算單元(in)接收輸入信號，第一神經計算單元(in)通過突觸向第四神經計算單元(out)發送脈沖；第二神經計算單元(1)通過突觸向第四神經計算單元(out)發送三次，每次一個脈沖；第三神經計算單元(2)通過突觸向第四神經計算單元(out)發送一個脈沖；

信息過濾單元(ast₁)分別與第一神經計算單元(in)、第二神經計算單元(1)、第三神經計算單元(2)到第四神經計算單元(out)的三條突觸連接，將突觸上正在傳遞的脈沖數目與其預設的閾值進行比較：

情況1：如果正在傳遞的脈沖數目大于等于信息過濾單元的閾值t＝2，那么這些脈沖將被信息過濾單元進行過濾移除，此時脈沖無法通過突觸到達目標神經計算單元；

情況2：如果正在傳遞的脈沖數目小于信息過濾單元的閾值t＝2，那么這些脈沖將順利通過突觸到達目標神經計算單元。

6.如權利要求5所述的一種邏輯非門電路設計方法，其特征在于，

所述第一神經計算單元、第二神經計算單元、第三神經計算單元、第四神經計算單元采用統一的激發方式。

7.如權利要求6所述的一種邏輯非門電路設計方法，其特征在于，

所述第一神經計算單元、第二神經計算單元、第三神經計算單元、第四神經計算單元統一為：基于脈沖累加信息編碼方式，其激發方式為無論積累多少個脈沖，神經計算單元都將激發，每次消耗1個脈沖，向外發送1個脈沖，直至所包含的脈沖數目變為0。

8.如權利要求6所述的一種邏輯非門電路設計方法，其特征在于，

所述第一神經計算單元、第二神經計算單元、第三神經計算單元、第四神經計算單元統一為：

基于脈沖累加信息編碼方式，其激發方式為a^*/a→a；其中，

字母a表示脈沖，脈沖的累加表示為字母a的多重集；

a^*表示為任意數目的累加脈沖；

“→”左邊的脈沖a表示消耗的脈沖數為1，“→”右邊的脈沖a表示傳遞給臨近神經計算單元的脈沖數為1。