[發明專利]一種測繪性衛星導航接收機

在審

• 申請號: 202010186227.5
• 申請日: 2020-03-17
• 公開（公告）號: CN111398996A
• 公開（公告）日: 2020-07-10
• 發明（設計）人: 李寧;文述生;王江林;周光海;肖浩威;黃勁風;馬原;徐丹龍;楊藝;馬然;丁永祥;閆少霞;莊所增;潘偉鋒;張瓏耀;劉國光;郝志剛;趙瑞東;閆志愿;陳奕均;黃海鋒;劉星
• 申請（專利權）人: 廣州南方衛星導航儀器有限公司
• 主分類號: G01S19/14
• 分類號: G01S19/14;G01S19/37
• 代理公司: 廣州市越秀區哲力專利商標事務所(普通合伙) 44288
• 代理人: 曾令軍

1.一種測繪性衛星導航接收機，包括FPGA處理模塊和處理器，其特征在于，所述FPGA處理模塊包括：

ADC數據存儲模塊，包括多個ADC雙口RAM，用于讀寫和存儲采集所得的ADC數字信號；

多路選擇控制器，與所述ADC數據存儲模塊雙向連接，用于讀取ADC雙口RAM中的ADC數據；

控制參數存儲模塊，與處理器雙向連接，用于讀寫和存儲由處理器傳輸的控制參數；

并行單元運算模塊，與多路選擇控制器和控制參數存儲模塊雙向連接，用于根據ADC數據和控制參數完成相關運算的調度和計算；

相關值雙口RAM模塊，與并行單元運算模塊和處理器相連，用于讀寫和存儲相關運算的相關值；

中斷與調度控制模塊，與處理器相連，用于在并行單元運算模塊的所有計算完成后自動中斷，并通知處理器讀取跟蹤環路運算所需的控制參數和相關值。

2.根據權利要求1所述的測繪性衛星導航接收機，其特征在于，所述并行單元運算模塊包括：

并行單元調度模塊，與控制參數存儲模塊雙向相連，用于讀取執行相關運算所需的控制參數，執行完畢后將更新后的控制參數寫入控制參數存儲模塊中；

偽碼處理模塊，與并行單元調度模塊相連，根據控制參數產生偽碼，并將偽碼進行組合打包和存儲；

并行載波剝離模塊，與ADC雙口RAM相連，對從ADC雙口RAM讀取的打包ADC數據進行處理，實現并行載波剝離；

并行預積分控制模塊，與并行載波剝離模塊相連，對載波剝離后的并行數據按照碼元周期和相關器間隔，實現并行的積分累加，降低信號的處理速度；

并行相關運算模塊，與偽碼處理模塊、并行載波剝離模塊和并行預積分控制模塊相連，對預積分后的并行數據與打包后的偽碼，進行偽碼剝離和累加，計算出相關值。

3.根據權利要求2所述的測繪性衛星導航接收機，其特征在于，所述并行相關運算模塊與相關值雙口RAM模塊雙向連接，將計算所得的相關值存儲于相關值雙口RAM模塊中。

4.根據權利要求2所述的測繪性衛星導航接收機，其特征在于，所述偽碼處理模塊包括：

偽碼產生器模塊，與并行單元調度模塊相連，根據控制參數產生多種不同的偽碼；

偽碼打包模塊，與偽碼產生器模塊相連，根據控制參數選擇輸入的偽碼，并按照設定碼元數量進行組合打包；

偽碼雙口RAM模塊，與并行單元調度模塊、偽碼打包模塊相連，用于存儲打包后的偽碼，并由并行相關運算模塊讀出打包后的偽碼。

5.根據權利要求1所述的測繪性衛星導航接收機，其特征在于，所述控制參數包括碼NCO頻率字、初始碼NCO相位、載波NCO頻率字、初始載波NCO相位、碼起始位置對應的ADC地址、進行積分的歷元周期。

6.根據權利要求1所述的測繪性衛星導航接收機，其特征在于，所述處理器通過總線得到所有通道的控制參數和相關值，提取觀測值并進行環路跟蹤，并將更新后的控制參數通過總線寫入控制參數存儲模塊。