[發明專利]用于具有高精度和高密度的基于EMIB的基板的新型無芯架構和處理策略

在審

• 申請號: 202010185807.2
• 申請日: 2020-03-17
• 公開（公告）號: CN111834326A
• 公開（公告）日: 2020-10-27
• 發明（設計）人: X·D·孫周;D·馬利克;X·郭
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 鄔少俊

1.一種半導體封裝，包括：

多個導電層，所述多個導電層在封裝基板之上，其中，所述多個導電層包括所述封裝基板中的第一導電層和第一級互連(FLI)；

阻焊劑，所述阻焊劑圍繞所述FLI，其中，所述阻焊劑具有的頂表面與所述FLI的多個頂表面基本上共面；

橋，所述橋用多個焊料球直接耦合到所述第一導電層，其中，所述第一導電層耦合到所述FLI；以及

電介質，所述電介質在所述封裝基板的所述多個導電層、所述橋和所述阻焊劑之上。

2.根據權利要求1所述的半導體封裝，其中，所述橋是嵌入式多管芯互連橋(EMIB)。

3.根據權利要求1或2所述的半導體封裝，其中，所述第一導電層包括多個第一導電焊盤和多個第二導電焊盤，并且其中，所述FLI包括多個第一導電過孔、多個第二導電過孔、多個擴散層以及多個第三導電焊盤。

4.根據權利要求3所述的半導體封裝，其中，所述多個第一導電焊盤用所述多個第一導電過孔和所述多個擴散層耦合到所述多個第三導電焊盤，其中，所述多個第二導電焊盤用所述多個第二導電過孔和所述多個擴散層耦合到所述多個第三導電焊盤，其中，所述多個擴散層在所述多個第三導電焊盤與所述多個第一導電過孔和所述多個第二導電過孔之間，其中，所述多個第一導電過孔和所述多個第二導電過孔具有頂表面和與所述頂表面相對的底表面，并且其中，所述多個第一導電過孔和所述多個第二導電過孔的所述頂表面直接耦合到所述多個擴散層。

5.根據權利要求4所述的半導體封裝，其中，所述多個第一導電過孔和所述多個第二導電過孔的所述頂表面具有的寬度小于所述多個第一導電過孔和所述多個第二導電過孔的所述底表面的寬度。

6.根據權利要求3所述的半導體封裝，其中，所述FLI的所述多個頂表面是所述多個第三導電焊盤的頂表面，并且其中，所述多個第一導電焊盤和所述多個第二導電焊盤在所述阻焊劑上。

7.根據權利要求3所述的半導體封裝，還包括：

導電環層，所述導電環層在所述阻焊劑上，其中，所述導電環層圍繞所述多個第一導電焊盤；

多個導電焊盤，所述多個導電焊盤在所述橋的底表面上，其中，所述橋的所述底表面與所述橋的頂表面相對，并且其中，所述橋的所述多個導電焊盤用多個焊料凸塊直接耦合到所述第一導電層的所述多個第一導電焊盤；以及

包封層，所述包封層圍繞所述多個第一導電焊盤、所述多個焊料凸塊、所述導電環層的一部分和所述橋的一部分。

8.根據權利要求7所述的半導體封裝，其中，所述多個第一導電過孔具有的厚度基本上等于所述多個第二導電過孔的厚度，其中，所述導電環層具有的厚度基本上等于所述多個第一導電焊盤和所述多個第二導電焊盤的厚度，并且其中，所述多個第一導電焊盤具有的寬度小于所述多個第二導電焊盤的寬度。

9.根據權利要求7所述的半導體封裝，其中，所述電介質在所述橋的所述頂表面和所述多個導電層中的第三導電層之間，并且圍繞所述橋的所述頂表面和所述多個導電層中的所述第三導電層，其中，所述導電環層包括一種或多種導電材料，其中，所述一種或多種導電材料包括銅、氧化鋅、氧化鐵或氧化銅，其中，當所述導電環層是銅環層時，所述橋用穿硅過孔(TSV)或所述FLI的導電層耦合到電源，其中，所述FLI的所述導電層在所述多個第一導電過孔中的一個或多個上，并且耦合到所述多個第一導電過孔中的所述一個或多個，并且其中，所述TSV將所述第三導電層耦合到所述橋的所述多個導電焊盤。