[發明專利]一種串聯電容的制作方法及可貼裝的串聯電容

在審

• 申請號: 202010183479.2
• 申請日: 2020-03-16
• 公開（公告）號: CN111524702A
• 公開（公告）日: 2020-08-11
• 發明（設計）人: 白清新;李際勇;龐溥生;王維
• 申請（專利權）人: 廣東風華高新科技股份有限公司
• 主分類號: H01G4/005
• 分類號: H01G4/005;H01G4/228;H01G4/012
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郭浩輝;麥小嬋

本發明公開了一種串聯電容的制作方法，包括：對瓷介芯片的正面進行金屬電極化形成正面金屬電極面；將瓷介芯片的背面分為第一背面和第二背面，對第一背面進行金屬電極化形成第一背面金屬電極面，對第二背面進行金屬電極化形成第二背面金屬電極面；通過焊料將第一引線焊接在第一背面金屬電極面上，以及將第二引線焊接在第二背面金屬電極面上，得到電極化的瓷介芯片；對電極化的瓷介芯片包封絕緣涂裝層形成有串聯效果的可貼裝電容；本發明實現將原設計電路板上的兩只電容器串聯變成只安裝一只此串聯電容，從而在電路板上只需一次貼裝動作，減少一次插裝和焊接動作，節約時間提高生產效率；并適用于表面貼裝，在電路板上安裝時可減小安裝空間位置。

技術領域

本發明涉及電子元器件領域，尤其涉及一種串聯電容的制作方法及可貼裝的串聯電容。

背景技術

在電路板上設計元器件安裝中，為了保證元器件的可靠性，通常將兩個瓷介電容器串聯在電路板線路上。如下圖1所示，傳統的電容內有一個圓片瓷介芯片，兩面金屬電極化后焊接引線，外部包封絕緣涂裝層，形成一個電容。由于設計的電路板線路上需串聯兩個瓷介電容，因此在電路板線路上安裝瓷介電容時，需留足夠的空間給兩個電容，并且電路板正面裝電容，引線穿過電路板后，焊接在電路板背面上，兩面都要利用，在安裝電容時需進行兩次插裝，效率較低。

發明內容

本發明提供了一種串聯電容的制作方法及可貼裝的串聯電容，實現只需進行一次貼裝動作，減少了一次插裝和焊接動作，節約了時間，提高了生產效率；并適用于表面貼裝，在電路板上安裝時可減小安裝空間位置。

為了解決上述技術問題，本發明實施例提供了一種串聯電容的制作方法，其步驟包括：

對瓷介芯片的正面進行金屬電極化形成正面金屬電極面，具體為，將瓷介芯片的正面分為第一正面和第二正面，對所述第一正面進行金屬電極化形成第一正面金屬電極面，對所述第二正面進行金屬電極化形成第二正面金屬電極面，并通過導體材料將所述的第一正面金屬電極面和第二正面金屬電極面連接；

將瓷介芯片的背面分為第一背面和第二背面，對所述第一背面進行金屬電極化形成第一背面金屬電極面，對所述第二背面進行金屬電極化形成第二背面金屬電極面；

通過焊料將第一引線焊接在所述第一背面金屬電極面上，以及將第二引線焊接在所述第二背面金屬電極面上，得到電極化后的瓷介芯片；

對所述電極化后的瓷介芯片包封絕緣涂裝層，形成具有串聯效果的可貼裝電容。

作為優選方案，所述第一正面金屬電極面和所述第二正面金屬電極面對稱覆蓋在所述瓷介芯片的正面上。

作為優選方案，所述第一背面金屬電極面和所述第二背面金屬電極面對稱覆蓋在所述瓷介芯片的背面上，并分別與第一正面金屬電極面和第二正面金屬電極面位置、面積相對應；所述第一背面金屬電極面和所述第二背面金屬電極面之間設有間隔距離。

作為優選方案，所述間隔距離帶有凹槽。

作為優選方案，所述凹槽的深度大于或等于0，且小于所述瓷介芯片的厚度；所述凹槽的寬度大于0，且小于所述瓷介芯片的寬度。

作為優選方案，所述瓷介芯片的形狀包括：長方體、圓柱體、紡錘體或啞鈴型。

本發明實施例還提供了一種可貼裝的串聯電容，由如上述實施例中任一項所述的串聯電容的制作方法進行制作而成，所述可貼裝的串聯電容包括：絕緣涂裝層、瓷介芯片、引線、焊料和金屬電極面；

所述金屬電極面包括正面金屬電極面和背面金屬電極面，所述正面金屬電極面包括第一正面金屬電極面和第二正面金屬電極面，所述第一正面金屬電極面和第二正面金屬電極面均覆蓋在所述瓷介芯片的正面上，所述瓷介芯片的正面包括第一正面和第二正面；所述第一正面金屬電極面覆蓋在所述第一正面上，所述第二正面金屬電極面覆蓋在所述第二正面上，所述第一正面金屬電極面和所述第二正面金屬電極面通過導體材料相連接；