[發明專利]靈活支持混合總線協議的芯片配置網絡系統

有效

• 申請號: 202010182318.1
• 申請日: 2020-03-16
• 公開（公告）號: CN111555901B
• 公開（公告）日: 2022-08-12
• 發明（設計）人: 湯先拓;鄔江興;劉勤讓;沈劍良;呂平;陳艇;宋克;李沛杰;劉冬培;張麗
• 申請（專利權）人: 中國人民解放軍戰略支援部隊信息工程大學
• 主分類號: H04L41/0803
• 分類號: H04L41/0803;H04L41/14;H04L69/08;H04L69/06;H04L69/18;H04L69/22;G06F15/78
• 代理公司: 鄭州大通專利商標代理有限公司 41111
• 代理人: 石丹丹

本發明屬于芯片配置網絡技術領域，特別涉及一種靈活支持混合總線協議的芯片配置網絡系統，包括配置網絡主從接口、協議解析與地址映射模塊和核心互連網絡；在配置網絡主從接口處分別增加協議解析與地址映射模塊；所述協議解析與地址映射模塊用于實現總線讀寫請求/讀寫響應地址與網絡ID之間的轉換，以及將不同總線協議的讀寫請求或讀寫響應按照統一的格式轉化為數據包的形式并注入核心互連網絡，或將從核心互連網絡接收的數據包根據不同的總線協議轉換為相應的總線信號時序。本發明可靈活支持相同或者不同總線協議的網絡互連和協議橋接，大大降低芯片配置網絡的設計復雜度和技術門檻，并兼具良好地可擴展性和重用性。

技術領域

本發明屬于芯片配置網絡技術領域，特別涉及一種靈活支持混合總線協議的芯片配置網絡系統。

背景技術

芯片配置網絡主要用于支撐芯片中各主配接口(如I2C、JTAG、PCIE等)對芯片內部的相關寄存器或RAM空間的配置和管理，為芯片功能和性能的實現提供基礎性保障。隨著芯片設計規模的不斷增大，芯片內部配置網絡的設計規模和設計復雜度也隨之增大。一方面，配置網絡支持的主(Master)從(Slave)接口規模越來越大，大規模系統芯片內部配置網絡的主從接口數已超過100個；另一方面，為了縮短產品上市時間，芯片內部通常會集成多種多樣的商用IP(知識產權核)，這些商用IP在芯片中可能位于配置網絡的主口(Master)位置，也位于配置網絡的從口(Slave)位置，甚至既有從接口也有主接口與配置網絡相連。此外，不同的商用IP可能采用不同的總線協議(如AXI、AHB、APB等)，使得芯片內部可能同時存在多種不同協議類型的總線配置需求，進而導致設計復雜度的急劇增大。

以某SRIO交換芯片的配置網絡設計為例，如圖1所示。根據總體設計需求，SRIO交換芯片內部配置網絡的主從接口規模達到近百個，且同時存在著AXI總線、AHB總線、SRIO維護包(總線讀寫請求)、Localbus總線等多種不同的總線協議類型。為了滿足芯片的配置需求，傳統的設計思路是芯片內部集成多個相應協議的總線互連矩陣Matrix(用于多主多從的通信場景)以及不同協議的橋接(Bridge)模塊，用于實現同一總線協議主從接口之間的數據轉發以及不同總線協議之間的協議轉換。如圖1所示，AXI_Matrix用于實現多個AXI協議主從接口之間的通信，AHB_Matrix用于實現多個AHB協議主從接口之間的通信，AXI_To_AHB_Bridge用于實現AXI協議與AHB協議之間的轉換，AHB_To_Localbus_Bridge用于實現AHB協議與Localbus總線之間的轉換，SRIO MPM(Maintenance Processing Module)用于實現SRIO維護包配置請求與AXI總線協議之間的轉換等。鑒于總線協議處理的復雜性和兼容性，配置網絡中大量總線互連Matrix和Bridge模塊的集成將給其設計和驗證均帶來極大的挑戰。

在主從接口眾多、多種總線協議混合的應用通信需求下，現有配置網絡設計中所廣泛采用的總線互連Matrix與總線Bridge的設計方法通常存在著以下缺點：

(1)設計難度大、技術門檻高。總線互連Matrix與總線Bridge的設計通常是針對讀寫地址信號、數據信號以及讀寫響應信號進行信號級的處理，需要設計人員不僅熟悉總線協議各信號之間的依賴關系和處理流程，還需要掌握相應協議互連Matrix的設計方法以及不同總線協議之間的轉換實現，設計難度較大，具有較高的技術門檻。

(2)不同總線協議轉換的兼容性和一致性難以保證。總線互連Matrix與總線Bridge的設計需要嚴格遵循相應的總線協議，且不同總線協議轉換的兼容性和一致性難以保證，設計不當極易造成網絡的死鎖現象，甚至影響整個芯片的功能和性能。

(3)可擴展性和重用性較差。總線互連Matrix與總線Bridge的設計一旦確定，網絡規模的少量更改或總線接口協議的變化均將引入較大的設計修改與驗證工作量，難以靈活地擴展至不同的通信規模和應用通信場景，可擴展性和重用性較差。

發明內容