[發明專利]一種解速率匹配方法及裝置

有效

• 申請號: 202010177437.8
• 申請日: 2020-03-13
• 公開（公告）號: CN113395133B
• 公開（公告）日: 2022-08-02
• 發明（設計）人: 王俊
• 申請（專利權）人: 大唐移動通信設備有限公司
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 莎日娜

1.一種解速率匹配方法，其特征在于，所述方法包括：

獲取用戶上行數據中每個碼塊的空比特個數，根據所述空比特個數以及預設的交織序列數據表，確定所述用戶的碼流序列；其中，所述碼流序列包括：系統數據SYS序列、第一校驗碼P1序列以及第二校驗碼P2序列，其中，根據所述空比特個數以及預設的交織序列數據表，確定所述用戶的系統數據SYS序列；將所述SYS序列加上所述空比特個數，得到所述第一校驗碼P1序列，以及將所述SYS序列中所述空比特個數的2倍，得到所述第二校驗碼P2序列；

根據所述空比特個數以及所述碼流序列，構造所述用戶的構造SYS序列、構造P1P2累加序列，并確定所述構造P1P2累加序列的數據標志位序列；

根據所述空比特個數、所述數據標志位序列以及所述用戶的冗余版本RV參數，確定解速率匹配的起始位置序列；

根據所述起始位置序列，確實所述用戶的列起始位置以及行索引位置，得到輸出序列。

2.根據權利要求1所述的解速率匹配方法，其特征在于，所述將所述SYS序列加上所述空比特個數，得到所述第一校驗碼P1序列的步驟，包括：

將所述SYS序列中的數據加上所述空比特個數后，若所述SYS序列中的數據個數大于32，則對所述SYS序列與32進行取模操作，得到P1序列；

和/或

所述將所述SYS序列中所述空比特個數的2倍，得到所述第二校驗碼P2序列的步驟，包括：

將所述SYS序列中的數據加上所述空比特個數的2倍后，若所述SYS序列中的數據個數大于32，則對所述SYS序列與32進行取模操作，得到中間P2序列；

根據第一公式，對所述中間P2序列進行高低位交換操作，得到P2序列，所述第一公式為：

P2＝P2_SEQ[17:32，9:16，5:8，3:4，2，1]

其中，P2為所述第二校驗碼P2序列，P2_SEQ為所述中間P2序列。

3.根據權利要求1所述的解速率匹配方法，其特征在于，所述根據所述空比特個數以及所述碼流序列，構造所述用戶的構造SYS序列、構造P1P2累加序列的步驟，包括：

根據所述空比特個數、所述SYS序列以及第二公式，得到構造SYS序列，所述第二公式為：

ACC_SYS＝(R-1)*ones(1，N) ，R*ones(1，32-N)

其中，ACC_SYS為所述構造SYS序列；R＝Ceil[ (K+4)/32] ，K為所述用戶速率匹配后的樣點個數；N為所述空比特個數；ones(x，y)代表了x*y的單位矩陣；

以及

根據所述空比特個數、所述構造SYS序列以及第三公式，得到構造P1P2累加序列，所述第三公式為：

ACC_P1P2＝ACC_SYS[17:32，9:16，5:8，3:4，2，1]；

其中，ACC_P1P2為所述構造P1P2累加序列，ACC_SYS為所述構造SYS序列。

4.根據權利要求1所述的解速率匹配方法，其特征在于，所述確定所述構造P1P2累加序列的數據標志位序列的步驟，包括：

根據所述空比特個數、所述構造P1P2累加序列以及預設的標志位表，得到構造P1P2累加序列的數據標志位序列。

5.根據權利要求1所述的解速率匹配方法，其特征在于，所述確定解速率匹配的起始位置序列的步驟，包括：

根據所述用戶的冗余版本RV參數以及所述構造SYS序列或所述構造P1P2累加序列，確定解速率匹配的起始位置序列。

6.根據權利要求5所述的解速率匹配方法，其特征在于，所述根據所述起始位置序列，確定所述用戶的列起始位置以及行索引位置，得到輸出序列的步驟，包括：

根據所述起始位置序列、所述構造SYS序列以及所述構造P1P2累加序列，得到列起始位置序列；所述列起始位置序列中包括每列數據的列起始位置的列索引；

根據所述列起始位置序列以及所述數據標志位序列，確定行索引位置，得到輸出序列。