[發明專利]基于FPGA的多路數據采集以及實時混合傳輸平臺

有效

• 申請號: 202010177286.6
• 申請日: 2020-03-13
• 公開（公告）號: CN111404652B
• 公開（公告）日: 2022-11-11
• 發明（設計）人: 楊波;林前進;余躍;王成明;王清峰;蔡彬;邵艷明
• 申請（專利權）人: 上海航天控制技術研究所
• 主分類號: H04L1/20
• 分類號: H04L1/20;H04L1/00;H04B10/69
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 張輝

基于FPGA的多路數據采集以及實時混合傳輸平臺，包括FPGA數據處理器、外部圖像采集電路、光模塊、下級處理器以及上位機模塊。FPGA數據處理器通過以太網通訊模塊接收上位機指令，并拆解為探測器使能信號和下傳控制信號。上位機模塊通過以太網模塊與FPGA數據處理器進行通訊，外部圖像采集電路通過使能信號驅動工作，發送兩路圖像數據。FPGA數據處理器接收兩路圖像數據和下傳控制數據，進行數據混合并在片上DRAM進行數據緩存。FPGA數據處理器調用高速串行IP核，將多路混合數據通過光纖形式向下級處理器發送。本發明實現了對多路數據的有效采樣，避開了傳統的并行、串行傳輸的缺點(時鐘抖動、并行多位傳播延時等)，利用Serdes協議接口實現多路混合數據的高速有效下傳。

技術領域

本發明屬于數據傳輸與接口通信領域，涉及一種基于FPGA多路數據采集以及實時混合傳輸的平臺。

背景技術

隨著我國在航天航空、軌道交通、通信測控、深海探測等行業的不斷拓展，高速圖像采集和實時傳輸技術的應用越來越廣泛，如交通監管系統、實時視頻會議、醫療設備、工業控制、航天航空軍事領域等。隨著技術的發展，這些領域對圖像傳輸系統的傳輸速率以及數據吞吐量的要求也越來越高，特別是針對某些需要實時大量數據互傳并處理的場合。例如，幀分辨率256*256，幀頻為80fps的圖像數據，其圖像傳輸速率達到900Mbps。較早的并行傳輸總線，由于時鐘頻率較高，板間信號串擾和時鐘偏斜等因素使得有效數據難以保持，并且并行總線隨著數據位寬增加，需要占用更多的芯片管腳單元以及更大的布線區域。因此并行總線傳輸方式在高速通信領域視若敝屣。其他傳統的圖像傳輸接口，如UART串口(115Kbps)，USB2.0(480Mbps)等受限于傳輸速率低，傳輸過程穩定性差，傳輸距離短等因素，無法滿足當前尖端領域的特定需求。

SerDes高速接口通信作為高速串行點對點通信技術，擁有高帶寬、高吞吐量和低延遲的傳輸特性。SerDes高速接口通信通常采用差分信號對形式傳輸，其抗干擾能力強，傳輸距離更遠，而且不需要傳輸同步時鐘信號，所以數據不再受時鐘偏斜的影響。此外串行傳輸方式相比并行傳輸技術對硬件引腳、以及傳輸信號幅度要求制約少。因此越來越多的光纖傳輸的串行鏈接計數SerDes被應用到上下級通信或者板間系統通信中。

現場可編程門陣列(Field Programmable Gate Array,FPGA)技術是專用集成電路(ASIC)領域中的一種半定制電路技術，隨著計算機技術和工藝界的技術日益革新，FPGA的硬件資源乃至系統架構也得到極大的提升，以其可重配置性、并行性、集成度高、接口種類豐富等優點，被廣泛應用于圖像采集、傳輸以及處理。

雖然FPGA的發展如火如荼，但是仍存在以下缺點：尚無多路數據采集及混合傳輸的專用平臺，多路數據(高、低速)混合傳輸尚不穩定，平臺的通信接口不豐富，有效數據采集與傳輸受到制約，運用FPGA實現SerDes高速接口通信傳輸速率較低，無法進行實時的控制操作。

發明內容

本發明的技術解決問題是：克服現有技術的不足，提供一種基于FPGA的多路數據采集以及實時混合傳輸平臺，實現了單路、雙路以及多路數據的有效采集和混合穩定傳輸，平臺通信接口豐富，實時性強。

本發明的技術解決方案是：

基于FPGA的多路數據采集以及實時混合傳輸平臺，包括FPGA數據處理器、外部圖像采集電路、光模塊、下級處理器和上位機模塊；所述外部圖像采集電路包括圖像探測器I、圖像探測器II、AD模數轉換模塊和TLK1501光纖發送模塊；

上位機模塊：通過人機交互界面接收操作人員輸入的指令，經過處理后得到上位機指令，輸出給FPGA數據處理器；