[發明專利]經由通信接口端子的芯片復位

在審

• 申請號: 202010174801.5
• 申請日: 2020-03-13
• 公開（公告）號: CN111694417A
• 公開（公告）日: 2020-09-22
• 發明（設計）人: C·魯姆普勒;A·多爾曼
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: G06F1/24
• 分類號: G06F1/24
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 董莘

1.一種集成電路，包括：

通信接口，其被配置為被耦合到通信總線，所述通信接口具有多個端子；以及

輸入電路，其具有被耦合到所述多個端子中的第一端子的第一輸入，并且具有被耦合到所述多個端子中的第二端子的第二輸入，所述輸入電路的所述第一輸入被配置為接收第一信號，并且所述輸入電路的所述第二輸入被配置為接收第二信號，其中所述輸入電路被配置為在所述通信接口未被選擇時基于所述第一信號和所述第二信號在所述輸入電路的輸出處生成復位信號。

2.根據權利要求1所述的集成電路，其中所述輸入電路被配置為：

當所述第一信號在所述第一信號的第一狀態中時，使得所述復位信號在所述復位信號的第一狀態中；

當所述第二信號在所述第二信號的第一狀態中時，使得所述復位信號在所述復位信號的第一狀態中；以及

當所述第一信號在所述第一信號的第二狀態中至少第一持續時間，并且所述第二信號在所述第二信號的第二狀態中時，使得所述復位信號在所述復位信號的第二狀態中，其中所述第一信號的所述第一狀態與所述第一信號的所述第二狀態相反，其中所述第二信號的所述第一狀態與所述第二信號的所述第二狀態相反，并且其中所述復位信號的所述第一狀態與所述復位信號的所述第二狀態相反。

3.根據權利要求2所述的集成電路，其中所述第一信號的所述第一狀態是高，所述第一信號的所述第二狀態是低，所述第二信號的所述第一狀態是高，所述第二信號的所述第二狀態是低，所述復位信號的所述第一狀態是高，并且所述復位信號的所述第二狀態是低。

4.根據權利要求2所述的集成電路，其中所述輸入電路包括：

延遲電路，其具有被耦合到所述輸入電路的所述第一輸入的輸入；

與門，其具有被耦合到所述延遲電路的輸出的第一輸入和被耦合到所述輸入電路的所述第一輸入的第二輸入；

反相器，其具有被耦合到所述輸入電路的所述第二輸入的輸入；以及

與非門，其具有被耦合到所述與門的輸出的第一輸入、被耦合到所述反相器的輸出的第二輸入、以及被耦合到所述輸入電路的所述輸出的輸出。

5.根據權利要求2所述的集成電路，其中所述第一持續時間比4ns更長。

6.根據權利要求5所述的集成電路，其中所述第一持續時間大約是10ns。

7.根據權利要求1所述的集成電路，其中所述通信接口被配置為基于所述第一信號而可選擇。

8.根據權利要求7所述的集成電路，其中所述通信接口被配置為：

當所述第一信號是低時被選擇；以及

當所述第一信號是高時不被選擇。

9.根據權利要求1所述的集成電路，其中所述通信接口是串行外圍接口SPI接口。

10.根據權利要求9所述的集成電路，其中所述SPI接口是單個SPI接口，所述單個SPI接口具有：芯片選擇端子、主入從出端子、主出從入端子和SPI時鐘端子，并且其中所述輸入電路的所述第一輸入被耦合到所述芯片選擇端子，并且所述輸入電路的所述第二輸入被耦合到所述主出從入端子。

11.根據權利要求9所述的集成電路，其中所述SPI接口是多路IO SPI接口，所述多路IOSPI接口具有：芯片選擇端子、SPI時鐘端子，以及多個輸入輸出端子，并且其中所述輸入電路的所述第一輸入被耦合到所述芯片選擇端子，并且所述輸入電路的所述第二輸入被耦合到所述多個輸入輸出端子中的一個輸入輸出端子。

12.根據權利要求1所述的集成電路，其中所述通信接口是穿行線調試SWD接口。

13.根據權利要求12所述的集成電路，其中所述輸入電路的所述第一輸入被耦合到所述SWD接口的輸入時鐘端子，并且所述輸入電路的所述第二輸入被耦合到所述SWD接口的數據輸入和輸出端子。