[發(fā)明專利]半導(dǎo)體裝置、半導(dǎo)體晶片和其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 202010171982.6
• 申請(qǐng)日: 2020-03-12
• 公開（公告）號(hào): CN112309992A
• 公開（公告）日: 2021-02-02
• 發(fā)明（設(shè)計(jì)）人: 劉家穎;楊武璋;劉嘉蓉;黃吉志
• 申請(qǐng)（專利權(quán)）人: 豪威科技股份有限公司
• 主分類號(hào): H01L23/02
• 分類號(hào): H01L23/02;H01L21/762;H01L27/146
• 代理公司: 北京律盟知識(shí)產(chǎn)權(quán)代理有限責(zé)任公司 11287
• 代理人: 劉媛媛

1.一種半導(dǎo)體裝置，其包括：

半導(dǎo)體襯底，所述半導(dǎo)體襯底具有像素陣列區(qū)域和第一密封環(huán)區(qū)域，其中所述第一密封環(huán)區(qū)域靠近所述半導(dǎo)體襯底的邊緣并圍繞所述像素陣列區(qū)域；以及

第一深溝槽隔離DTI結(jié)構(gòu)，所述第一DTI結(jié)構(gòu)填充有形成于所述半導(dǎo)體襯底上的介電材料，所述第一DTI結(jié)構(gòu)安置在所述第一密封環(huán)區(qū)域中并延伸到所述半導(dǎo)體襯底中，其中所述第一DTI結(jié)構(gòu)圍繞所述像素陣列區(qū)域。

2.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其進(jìn)一步包括：

第一密封環(huán)，所述第一密封環(huán)形成于所述第一密封環(huán)區(qū)域中，所述第一密封環(huán)安置在所述半導(dǎo)體襯底的所述邊緣附近并且與所述第一DTI結(jié)構(gòu)豎直分離某一豎直距離。

3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中所述第一密封環(huán)和所述第一DTI結(jié)構(gòu)由介電層分離。

4.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其進(jìn)一步包括第二DTI結(jié)構(gòu)，所述第二DTI結(jié)構(gòu)填充有所述介電材料，且所述第二DTI結(jié)構(gòu)安置在所述第一密封環(huán)區(qū)域中并且被配置成圍繞所述第一DTI結(jié)構(gòu)。

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中所述第二DTI結(jié)構(gòu)安置在所述半導(dǎo)體襯底的所述第一密封環(huán)區(qū)域中并與所述第一DTI結(jié)構(gòu)側(cè)向間隔開。

6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中所述半導(dǎo)體襯底具有第一側(cè)和與第一側(cè)相反的第二側(cè)，所述DTI結(jié)構(gòu)具有形成于所述半導(dǎo)體襯底的所述第一側(cè)上的開口，并且所述第一密封環(huán)形成于所述半導(dǎo)體襯底的所述第二側(cè)上。

7.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中所述像素陣列區(qū)域包含包括多個(gè)像素的像素陣列，所述多個(gè)像素間隔開某一像素間距，所述第一DTI結(jié)構(gòu)與所述第二DTI結(jié)構(gòu)側(cè)向間隔開所述像素間距。

8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述介電材料包含氧化物材料。

9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述介電材料包括介電常數(shù)大于3.9的材料。

10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其進(jìn)一步包括：第二DTI結(jié)構(gòu)，所述第二DTI結(jié)構(gòu)填充有由所述第一DTI結(jié)構(gòu)包圍的所述介電材料。

11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第一DTI結(jié)構(gòu)具有裂紋。

12.一種半導(dǎo)體晶片，其包括：

至少一個(gè)半導(dǎo)體裝置，所述至少一個(gè)半導(dǎo)體裝置形成于所述半導(dǎo)體晶片上，所述半導(dǎo)體裝置包括：

半導(dǎo)體襯底，所述半導(dǎo)體襯底具有像素陣列區(qū)域和第一密封環(huán)區(qū)域，其中所述第一密封環(huán)區(qū)域靠近所述半導(dǎo)體襯底的邊緣并圍繞所述像素陣列區(qū)域；以及

多個(gè)第一深溝槽隔離DTI結(jié)構(gòu)，所述多個(gè)第一DTI結(jié)構(gòu)安置在所述第一密封環(huán)區(qū)域中，所述第一DTI結(jié)構(gòu)中的每個(gè)第一DTI結(jié)構(gòu)填充有介電材料并延伸到所述半導(dǎo)體襯底中，其中所述多個(gè)第一DTI結(jié)構(gòu)圍繞所述像素陣列區(qū)域；以及

劃片區(qū)域，所述劃片區(qū)域安置在所述半導(dǎo)體裝置的所述邊緣附近并被配置成圍繞所述半導(dǎo)體裝置。

13.根據(jù)權(quán)利要求12所述的半導(dǎo)體晶片，其中所述多個(gè)第一DTI結(jié)構(gòu)包括被配置成圍繞其它第一DTI結(jié)構(gòu)的最外面的第一DTI結(jié)構(gòu)，并且所述最外面的第一DTI結(jié)構(gòu)與所述劃片區(qū)域側(cè)向間隔開。

14.根據(jù)權(quán)利要求12所述的半導(dǎo)體晶片，其進(jìn)一步包括：

第一密封環(huán)，所述第一密封環(huán)形成于所述第一密封環(huán)區(qū)域中，所述第一密封環(huán)安置在所述半導(dǎo)體襯底的所述邊緣附近并且與所述多個(gè)第一DTI結(jié)構(gòu)豎直分離某一豎直距離。

15.根據(jù)權(quán)利要求14所述的半導(dǎo)體晶片，其中所述第一密封環(huán)和所述多個(gè)第一DTI結(jié)構(gòu)由介電層分離。