[發明專利]一種基準源電路

有效

• 申請號: 202010170044.4
• 申請日: 2020-03-12
• 公開（公告）號: CN111381625B
• 公開（公告）日: 2022-05-20
• 發明（設計）人: 周寧
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

1.一種基準源電路，其特征在于，所述基準源電路包括基準產生電路和啟動電路，所述啟動電路為所述基準產生電路提供啟動電流；

所述基準產生電路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第一電阻、第二電阻和第三電阻；

所述第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管的源極均連接電源電壓端；

所述第一PMOS管的柵極分別連接所述第一PMOS管的漏極和所述第四PMOS管的柵極，所述第一PMOS管的漏極分別連接所述第一NMOS管的漏極、所述第二PMOS管的柵極和所述第三PMOS管的柵極；

所述第一NMOS管的源極依次串聯第三電阻和第一電阻后接地，所述第一NMOS管的柵極分別連接所述第二NMOS管的柵極和所述第二NMOS管的漏極，所述第二NMOS管的漏極連接所述第四PMOS管的漏極，所述第二NMOS管的源極接地；

所述第二PMOS管的漏極形成電壓輸出節點，所述第二PMOS管的漏極連接第二電阻的一端，所述第二電阻的另一端接地；所述第三PMOS管的漏極為電流輸出節點；

第一NMOS管的柵源電壓

第二NMOS管的柵源電壓

其中，第一NMOS管與第二NMOS管相同，Ids_nm1表示為第一NMOS管的漏源電流；Ids_nm2表示為第二NMOS管的漏源電流，且Ids_nm1等于Ids_nm2；K為整數，表示第一NMOS管與第二NMOS管的比例系數；μ_n為第一NMOS管和第二NMOS管的載流子遷移率；Cox為第一NMOS管和第二NMOS管單位面積的柵氧化層電容；W為第一NMOS管和第二NMOS管的寬度；L為第一NMOS管和第二NMOS管的長；Vth表示為第一NMOS管和第二NMOS管的開啟電壓；

式(1)減式(2)得到第一NMOS管的柵源電壓和第二NMOS管的柵源電壓間差值：

第一NMOS管的柵源電壓和第二NMOS管的柵源電壓之間的差值ΔVgs還等于：

ΔVgs＝Vgs_nm2－Vgs_nm1＝I2*(R3+R1) 式(4)；

即：

其中，I2表示流入第一NMOS管的電流，R3表示第三電阻的阻值，R1表示第一電阻的阻值；

電壓輸出節點的電壓為：所述第三電阻和第一電阻依次串聯形成組合電阻，所述組合電阻的溫度系數與ΔVgs的溫度系數一致；所述第二電阻為無溫度系數的電阻；

將式(3)帶入式(6)中求得電壓輸出節點的電壓。

2.如權利要求1所述的基準源電路，其特征在于，所述啟動電路包括第五PMOS管、第六PMOS管、第四電阻RST、第三NMOS管；

所述第四電阻RST的一端連接電源電壓端，另一端分別連接第五PMOS管的柵極、第六PMOS管的柵極和第三NMOS管的柵極；

所述第五PMOS管的漏極接地，所述第五PMOS管源極連接所述第一PMOS管的柵極；

所述第六PMOS管的漏極連接所述第二NMOS管的漏極，所述第六PMOS管的源極連接電源電壓端；

所述第三NMOS管的源極和漏極均接地。

3.如權利要求1所述的基準源電路，其特征在于，所述第二電阻的類型為零溫度系數的P型Poly電阻。

4.如權利要求1所述的基準源電路，其特征在于，從所述第一PMOS管的漏極，流經過第一NMOS管、第一電阻和第三電阻，最終流向地端的第二電流為無溫度系數的電流。

5.如權利要求3所述的基準源電路，其特征在于，所述第一電阻的類型為具有正溫度系數的NWELL電阻，所述第三電阻的類型為具有負溫度系數的poly電阻。

6.如權利要求3所述的基準源電路，其特征在于，所述第三電阻的類型為具有正溫度系數的NWELL電阻，所述第一電阻的類型為具有負溫度系數的poly電阻。

7.如權利要求1所述的基準源電路，其特征在于，所述第一NMOS管和第二NMOS管均工作在飽和區。