[發(fā)明專利]一種面向通用多核網(wǎng)絡(luò)處理器的路由協(xié)議優(yōu)化方法

有效

• 申請?zhí)枺?/td>: 202010168876.2
• 申請日: 2020-03-12
• 公開（公告）號: CN111404818B
• 公開（公告）日: 2022-04-15
• 發(fā)明（設(shè)計(jì)）人: 劉赫;賈汮;王瓊;李振華
• 申請（專利權(quán)）人: 深圳市風(fēng)云實(shí)業(yè)有限公司
• 主分類號: H04L45/30
• 分類號: H04L45/30;H04L47/2425;H04L45/00;H04L47/6275;G06F9/48
• 代理公司: 北京正華智誠專利代理事務(wù)所(普通合伙) 11870
• 代理人: 楊浩林

本發(fā)明公開了一種面向通用多核網(wǎng)絡(luò)處理器的路由協(xié)議優(yōu)化方法，包括S1、網(wǎng)絡(luò)平臺服務(wù)層采用并行化的方式提供基礎(chǔ)的路由公共服務(wù)模塊功能，并提供不同協(xié)議模塊統(tǒng)一的服務(wù)；S2、IGP路由協(xié)議進(jìn)行多線程并行化模塊劃分，并使用網(wǎng)絡(luò)平臺服務(wù)層提供的共用接口；S3、BGP路由協(xié)議基于鄰居會話集劃分方式進(jìn)行多實(shí)例并行優(yōu)化處理，并調(diào)用網(wǎng)絡(luò)平臺服務(wù)層提供的共用接口；S4、動態(tài)優(yōu)化通用多核網(wǎng)絡(luò)處理器的路由協(xié)議線程調(diào)度屬性。本發(fā)明能充分發(fā)揮通用多核網(wǎng)絡(luò)處理器的多核優(yōu)勢以及網(wǎng)絡(luò)加速引擎，通過路由協(xié)議線程并行化以及動態(tài)調(diào)整路由協(xié)議線程調(diào)度屬性有效提高路由協(xié)議處理效率。

技術(shù)領(lǐng)域

本發(fā)明屬于網(wǎng)絡(luò)通信的技術(shù)領(lǐng)域，具體涉及一種面向通用多核網(wǎng)絡(luò)處理器的路由協(xié)議優(yōu)化方法。

背景技術(shù)

隨著互聯(lián)網(wǎng)技術(shù)的迅猛發(fā)展，網(wǎng)絡(luò)規(guī)模的不斷擴(kuò)大，網(wǎng)絡(luò)協(xié)議的處理開銷不斷提升，基于單核處理器體系結(jié)構(gòu)的串行協(xié)議設(shè)計(jì)無法滿足需求，路由更新報(bào)文處理過程作為協(xié)議核心功能，極易成為程序運(yùn)行瓶頸，故而重點(diǎn)提高路由更新報(bào)文處理速度對于路由協(xié)議效率至關(guān)重要，基于單核處理器單線程編程模型的路由協(xié)議處理模型在報(bào)文數(shù)據(jù)處理的速度提升有限，單核處理器的性能提升主要源自頻率的提升以及架構(gòu)的改進(jìn)，目前單核處理器的頻率提升已經(jīng)達(dá)到瓶頸，并且架構(gòu)也逐漸穩(wěn)定沒有太大的提升空間。

通用多核網(wǎng)絡(luò)處理器一般由通用多核處理器與硬件網(wǎng)絡(luò)加速引擎構(gòu)成，其中通用多核處理器是指在一枚處理器中集成兩個(gè)或多個(gè)完整的基于標(biāo)準(zhǔn)通用RISC指令集的計(jì)算單元。目前，多核技術(shù)已經(jīng)成為最受關(guān)注的話題和研究方向，隨著多核時(shí)代的到來與流行，多線程并行編程模型逐漸取代傳統(tǒng)的單線程串行程序的編程模式，大幅提高軟件的性能。此外，硬件網(wǎng)絡(luò)加速引擎一般基于FPGA或者ASIC實(shí)現(xiàn)，用于解決通用多核處理器對網(wǎng)絡(luò)數(shù)據(jù)報(bào)文處理效率不夠問題，為網(wǎng)絡(luò)數(shù)據(jù)報(bào)文的提供加速處理。

通用多核網(wǎng)絡(luò)處理器在可編程性、報(bào)文處理性能以及研發(fā)上的特點(diǎn)，是當(dāng)前網(wǎng)絡(luò)通信設(shè)備中的研究熱點(diǎn)。通用多核網(wǎng)絡(luò)處理器能夠提供路由協(xié)議軟件的并行編程模型以及網(wǎng)絡(luò)數(shù)據(jù)報(bào)文的加速處理。

專利201510436410.5中提供了一種路由協(xié)議多實(shí)例并行執(zhí)行系統(tǒng)及其并行執(zhí)行方法。該方法拆分路由協(xié)議執(zhí)行單元并行執(zhí)行，并將路由表信息進(jìn)行集中控制，保證單個(gè)路由協(xié)議執(zhí)行單元失效時(shí)路由和轉(zhuǎn)發(fā)能正常工作。該方法并沒有涉及到路由協(xié)議如何使用通用多核網(wǎng)絡(luò)處理器的并行編程模型提升路由協(xié)議處理效率。

專利200810181193.X中提供了一種并行處理路由更新報(bào)文的方法及裝置。該方法對BGP路由協(xié)議進(jìn)行了多線程改造，利用多核處理器提升工作效率。該方法只是對單種路由協(xié)議內(nèi)部改造，并沒有從路由協(xié)議軟件整體實(shí)現(xiàn)架構(gòu)上進(jìn)行并行化的優(yōu)化。

專利201410764673.4中公開了一種基于多核處理器的報(bào)文處理方法及多核處理器。該方法將報(bào)文的收發(fā)按流水線進(jìn)行緩存池劃分，實(shí)現(xiàn)無鎖轉(zhuǎn)發(fā)報(bào)文，提高多核處理器的并行處理能力。該方法僅針對多核處理器系統(tǒng)的收發(fā)報(bào)文底層模塊改造適應(yīng)多核處理器的并行處理特點(diǎn)，并沒有對路由協(xié)議本身做優(yōu)化處理。

發(fā)明內(nèi)容

本發(fā)明的目的在于針對現(xiàn)有技術(shù)中的上述不足，提供一種面向通用多核網(wǎng)絡(luò)處理器的路由協(xié)議優(yōu)化方法，以解決現(xiàn)有利用多核處理器進(jìn)行并行編程方法，不能充分利用通用多核網(wǎng)絡(luò)處理器系統(tǒng)的并行處理優(yōu)勢，也不能達(dá)到多種路由協(xié)議的高效處理的目的的問題。

為達(dá)到上述目的，本發(fā)明采取的技術(shù)方案是：

一種面向通用多核網(wǎng)絡(luò)處理器的路由協(xié)議優(yōu)化方法，其包括：

S1、網(wǎng)絡(luò)平臺服務(wù)層采用并行化的方式提供基礎(chǔ)的路由公共服務(wù)模塊功能，并提供不同協(xié)議模塊統(tǒng)一的服務(wù)；

S2、IGP路由協(xié)議進(jìn)行多線程并行化模塊劃分，并使用網(wǎng)絡(luò)平臺服務(wù)層提供的共用接口；

S3、BGP路由協(xié)議基于鄰居會話集劃分方式進(jìn)行多實(shí)例并行優(yōu)化處理，并調(diào)用網(wǎng)絡(luò)平臺服務(wù)層提供的共用接口；