[發明專利]校準來自一組模數轉換器的ADC輸出代碼的校準電路和方法

在審

• 申請號: 202010168577.9
• 申請日: 2020-03-12
• 公開（公告）號: CN111800131A
• 公開（公告）日: 2020-10-20
• 發明（設計）人: R·本嘉拉姆;M·蘇亞德瓦拉
• 申請（專利權）人: 半導體元件工業有限責任公司
• 主分類號: H03M1/10
• 分類號: H03M1/10
• 代理公司: 中國貿促會專利商標事務所有限公司 11038
• 代理人: 秦晨

本發明題為“校準來自一組模數轉換的ADC輸出代碼的校準電路和方法”。本發明涉及校準電路以及用于校準來自一組模數轉換器的ADC輸出代碼的方法，該校準電路被配置為連接至一組模數轉換器(ADC)并從每個ADC接收ADC輸出代碼，其中ADC輸出代碼具有誤差。本發明技術的各種實施方案可提供用于連續逼近寄存器模數轉換器(SAR ADC)的方法和設備。該設備可提供被配置為校正系統失配的第一數字校準電路和被配置為校正隨機失配的第二數字校準電路。第一數字校準電路和第二數字校準電路共同解決SAR ADC輸出中的缺失代碼。

相關申請的交叉引用

本申請要求于2019年4月3日提交的印度臨時專利申請號201911013432的權益，其內容以引用方式并入本文。

技術領域

本發明涉及校準電路以及用于校準來自一組模數轉換器的ADC輸出代碼的方法，該校準電路被配置為連接至一組模數轉換器(ADC)并從每個ADC接收ADC輸出代碼，其中ADC輸出代碼具有誤差。

背景技術

在SAR ADC(連續逼近寄存器模數轉換器)中，電容器的系統失配和隨機失配導致積分非線性(INL)和差分非線性(DNL)(缺失代碼)。通常，SAR ADC公式可由以下表示：

其中C_i為切換位b_i的電容，并且C_T為總電容。換句話講，(假設理想情況下，其中C_i＝2*C_i-1，C₀為單位電容)。在具有的SAR ADC的情況下，其中C_i＝2*C_i-1-ΔC_i，SAR ADC具有負DNL并且具有由圖9表示的ADC輸出曲線。這種非線性對信噪比(SNR)產生負面影響，這可能在成像系統中使用時導致圖像偽影。因此，可能期望解決缺失代碼以減少非線性并改善SNR。

發明內容

本發明涉及校準電路，該校準電路被配置為連接至一組模數轉換器(ADC)并從每個ADC接收ADC輸出代碼，其中ADC輸出代碼具有誤差，以及用于校準來自一組模數轉換器的ADC輸出代碼的方法。

本發明技術的各種實施方案可提供用于連續逼近寄存器模數轉換器(SAR ADC)的方法和設備。該設備可提供被配置為校正系統失配的第一數字校準電路和被配置為校正隨機失配的第二數字校準電路。第一數字校準電路和第二數字校準電路共同解決SAR ADC輸出中的缺失代碼。

通過本發明解決的技術問題是，常規系統使用亞基數SAR ADC來解決缺失代碼，這需要針對每個ADC的校準存儲器，因此增加了系統的功率消耗并增加了所需的芯片面積。

根據一個方面，校準電路被配置為連接至一組模數轉換器(ADC)并從每個ADC接收ADC輸出代碼，其中所述ADC輸出代碼具有誤差，包括：第一校準子電路，所述第一校準子電路被配置為對每個ADC輸出代碼執行第一校準，包括：使用基于權重的方法來補償系統失配，其中所述系統失配包括在每個ADC輸出之間共享的第一誤差類型；以及第二校準子電路，所述第二校準子電路連接至所述第一校準電路并且被配置為對每個ADC輸出代碼執行第二校準，包括：通過圍繞切換點隨機化所述ADC輸出代碼來補償隨機失配，其中所述隨機失配包括在不同ADC輸出代碼之間發生的第二誤差類型；其中所述校準電路根據所述第一校準和所述第二校準生成校正的ADC輸出代碼。

在上述校準電路的一個實施方案中，所述基于權重的方法包括計算多個權重，通過對所計算的多個權重求和來計算總權重，以及從所述ADC輸出代碼中減去所計算的總權重。

在上述校準電路的一個實施方案中，圍繞切換點對ADC輸出代碼進行隨機化包括：將總ADC代碼長度與預定的第一值以及預定的第二值進行比較；計算所述總ADC代碼長度和所述預定的第一值之間的差值；以及將隨機數添加至所述總ADC代碼長度，其中所述隨機數在零至所述計算的差值的范圍內。