[發明專利]一種四階憶阻混沌信號源電路

有效

• 申請號: 202010168397.0
• 申請日: 2020-03-12
• 公開（公告）號: CN111404660B
• 公開（公告）日: 2023-01-31
• 發明（設計）人: 賴強;萬志強;裴惠琴
• 申請（專利權）人: 華東交通大學
• 主分類號: H04L9/00
• 分類號: H04L9/00;H03K19/00
• 代理公司: 南昌市平凡知識產權代理事務所 36122
• 代理人: 姚伯川

1.一種四階憶阻混沌信號源電路，其特征在于，所述四階憶阻混沌信號源電路包括憶阻混沌信號源電路和磁控憶阻器等效實現電路；所述憶阻混沌信號源電路包括第一通道、第二通道和第三通道；三個通道均由運算放大器與電阻或電容所構成的反向、加法和積分電路以及模擬乘法器組成；使用所述磁控憶阻器等效實現電路替換所述憶阻混沌信號源電路中的憶阻器，并將憶阻混沌信號源電路中各相同端口依次相連后，實現憶阻混沌系統穩定輸出混沌信號；

所述磁控憶阻器等效實現電路由運算放大器、乘法器、電阻和電容構成；輸入端“-v_x”串聯電阻R_m后接運算放大器U_m反相輸入端；運算放大器U_m的反向輸入端和輸出端之間跨接一個電容C；此時運算放大器U_m的輸出端輸出“v_w”，“v_w”接入第一乘法器A₁的兩個輸入端；第一乘法器A₁的輸出端接入第二乘法器A₂的輸入端；第二乘法器A₂的另一個輸入端接“-v_x”；第二乘法器A₂的輸出端串接電阻R_a后與“-v_x”串接電阻R_b后相連接；此時憶阻器等效實現電路的輸出為“-W(v_w)v_x”；運算放大器U_m的同相輸入端接“地”；

所述第一通道由運算放大器、乘法器、電阻和電容組成；所述第一通道有三個輸入端“v_x”、“-v_y”和“v_z”；輸入端“v_x”串聯第一電阻R₁后接第一運算放大器U₁的反相輸入端；“-v_y”與“v_z”接入第三乘法器A₃的兩個輸入端，第三乘法器A₃的輸出端串聯第二電阻R₂后接第一運算放大器U₁的反相輸入端；第一運算放大器U₁的反相輸入端和輸出端之間跨接第三電阻R₃；第一運算放大器U₁的輸出端串聯第四電阻R₄接入第二運算放大器U₂的反相輸入端；第二運算放大器U₂的反相輸入端和輸出端之間跨接電容C；此時第二運算放大器U₂的輸出端輸出“v_x”；第二運算放大器U₂的輸出端串聯一個1kΩ的電阻接入第f1運算放大器U_f1的反相輸入端，第f1運算放大器U_f1的反相輸入端和輸出端之間跨接一個1kΩ的電阻；此時第f1運算放大器U_f1的輸出端輸出“-v_x”；第一運算放大器U₁、第二運算放大器U₂和第f1運算放大器U_f1的同相輸入端接“地”；

所述第二通道由運算放大器、乘法器、憶阻器、電阻和電容組成；所述第二通道有四個輸入端；所述第二通道有兩個輸入端“v_x”、“v_z”接入第四乘法器A₄的兩個輸入端；第四乘法器A₄的輸出端串聯第6電阻R₆接入第三運算放大器U₃的反相輸入端；輸入端“-v_y”串聯電阻R₅接入第三運算放大器U₃的反相輸入端；輸入端“-v_x”串聯憶阻器M接入第三運算放大器U₃的反相輸入端，第三運算放大器U₃的反相輸入端和輸出端之間跨接電阻R₇；第三運算放大器U₃的輸出端串聯第8電阻R₈接入第四運算放大器U₄的反相輸入端；第四運算放大器U₄的反相輸入端和輸出端之間跨接電容C；此時第四運算放大器U₄的輸出端輸出“v_y”；第四運算放大器U₄的輸出端串聯一個1kΩ的電阻接入第f2運算放大器U_f2的反相輸入端；第f2運算放大器U_f2的反相輸入端和輸出端之間跨接一個1kΩ的電阻；此時第f2運算放大器U_f2的輸出端輸出“-v_y”；第三運算放大器U₃、第四運算放大器U₄和第f2運算放大器U_f2的同相輸入端接“地”；

所述第三通道由運算放大器、乘法器、電阻和電容組成；所述第三通道有三個輸入端；輸入端“v_x”、“v_y”接入第五乘法器A₅的兩個輸入端；第五乘法器A₅的輸出端串聯第十電阻R₁₀與輸入端“-v_z”串聯第九電阻R₉后分別接入第五運算放大器U₅的反相輸入端；第五運算放大器U₅的反相輸入端和輸出端之間跨接第十一電阻R₁₁；第五運算放大器U₅的輸出端串聯第十二電阻R₁₂后接入第六運算放大器U₆的反相輸入端；第六運算放大器U₆的反相輸入端和輸出端之間跨接電容C；此時第六運算放大器U₆的輸出端輸出“v_z”；第六運算放大器U₆的輸出端串聯一個1kΩ的電阻接入第f3運算放大器U_f3的反相輸入端；第f3運算放大器U_f3的反相輸入端和輸出端之間跨接一個1kΩ的電阻，此時第f3運算放大器U_f3的輸出端輸出“-v_y”；第五運算放大器U₅、第六運算放大器U₆和第f3運算放大器U_f3的同相輸入端接“地”。