[發明專利]一種單芯片防雷擊保護器件

有效

• 申請號: 202010166860.8
• 申請日: 2020-03-11
• 公開（公告）號: CN111276953B
• 公開（公告）日: 2021-04-23
• 發明（設計）人: 喬明;童成偉;趙菲;齊釗;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: H02H9/00
• 分類號: H02H9/00;H02H9/02;H02H9/04;H01L27/06;H01L27/02
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 葛啟函

1.一種單芯片防雷擊保護器件，其特征在于，包括從下至上依次設置的第一導電類型襯底、埋氧區和第二導電類型外延區，在所述第二導電類型外延區上設置有兩個電阻結構、四個齊納管結構和兩個雙向TVS管結構；

所述電阻結構為Poly電阻結構或阱電阻結構；

所述齊納管結構包括設置在所述第二導電類型外延區內部上層的第一PWELL區、設置在所述第一PWELL區內部上層的第一齊納注入區、以及設置在所述第一齊納注入區內部上層的第一N+接觸區和第一P+接觸區，其中所述第一N+接觸區作為所述齊納管結構的陰極，所述第一P+接觸區作為所述齊納管結構的陽極；

所述雙向TVS管結構包括設置在所述第二導電類型外延區內部上層的第一WELL區、以及設置在所述第一WELL區內部上層的兩個第二P+接觸區和兩個第二P+接觸區中間的第二N+接觸區；所述兩個第二P+接觸區分別作為所述雙向TVS管結構的兩個連接端；

所述電阻結構、齊納管結構和雙向TVS管結構相互之間設置有用于隔離的溝槽，所述溝槽設置在所述第二導電類型外延區內；

第一電阻結構的一個連接端作為所述單芯片防雷擊保護器件的輸入連接端，另一個連接端連接第一齊納管結構的陰極、第二齊納管結構的陽極、第一雙向TVS管結構的一個連接端和邏輯電路的輸入連接端；所述邏輯電路為待進行雷擊保護的電路；

第二電阻結構的一個連接端連接所述單芯片防雷擊保護電路的輸出連接端，另一個連接端連接第三齊納管結構的陰極、第四齊納管結構的陽極、第二雙向TVS管結構的一個連接端和邏輯電路的輸出連接端；

第一雙向TVS管結構的另一個連接端和第二雙向TVS管結構的另一個連接端接地；

第二齊納管結構的陰極和第四齊納管結構的陰極連接所述邏輯電路的第一電源連接端；

第一齊納管結構的陽極和第三齊納管結構的陽極連接所述邏輯電路的第二電源連接端。

2.根據權利要求1所述的單芯片防雷擊保護器件，其特征在于，所述Poly電阻結構包括設置在所述第二導電類型外延區上方的第二氧化層和設置在所述第二氧化層上方的第一多晶硅，所述第二氧化層中心位置設置所述Poly電阻結構的一個連接端，所述第一多晶硅的一側設置所述Poly電阻結構的另一個連接端。

3.根據權利要求2所述的單芯片防雷擊保護器件，其特征在于，所述Poly電阻結構還包括設置在所述第二氧化層和第一多晶硅之間的第三厚氧化層。

4.根據權利要求2所述的單芯片防雷擊保護器件，其特征在于，所述第二導電類型外延區上方刻蝕淀積形成第四氧化層，所述第二氧化層設置在所述第四氧化層上方。

5.根據權利要求1所述的單芯片防雷擊保護器件，其特征在于，所述阱電阻結構包括設置在所述第二導電類型外延區內部上層的第一NWELL區、以及設置在所述第一NWELL區內部上層的第三N+接觸區和第四N+接觸區，所述第三N+接觸區和第四N+接觸區分別作為所述阱電阻結構的兩個連接端。

6.根據權利要求1所述的單芯片防雷擊保護器件，其特征在于，所述第一WELL區為NWELL區，所述第二N+接觸區分別與兩側的兩個第二P+接觸區相切。

7.根據權利要求6所述的單芯片防雷擊保護器件，其特征在于，所述第一WELL區內部上層還設置有第二齊納注入區，所述兩個第二P+接觸區和第二N+接觸區設置在所述第二齊納注入區內部上層。

8.根據權利要求1所述的單芯片防雷擊保護器件，其特征在于，所述第一WELL區包括依次相切連接的第二PWELL區、第三NWELL區和第三PWELL區，第二N+接觸區有兩個，其中一個第二N+接觸區與一個第二P+接觸區相切并設置在所述第二PWELL區內部上層，另一個第二N+接觸區與另一個第二P+接觸區相切并設置在所述第三PWELL區內部上層，且兩個第二N+接觸區設置在靠近第三NWELL區的一側。