[發(fā)明專利]存儲(chǔ)芯片及其測試電路與測試方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202010166388.8
• 申請(qǐng)日: 2020-03-11
• 公開（公告）號(hào): CN111292797B
• 公開（公告）日: 2022-04-19
• 發(fā)明（設(shè)計(jì)）人: 王頎;張桔萍;劉飛;霍宗亮
• 申請(qǐng)（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號(hào): G11C29/18
• 分類號(hào): G11C29/18;G11C29/56
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 張靜

1.一種存儲(chǔ)芯片的測試電路，其特征在于，所述存儲(chǔ)芯片包括微處理器以及存儲(chǔ)結(jié)構(gòu)，所述存儲(chǔ)結(jié)構(gòu)包括存儲(chǔ)陣列以及頁緩沖器；所述微處理器至少用于通過所述頁緩沖器讀取所述存儲(chǔ)陣列中的存儲(chǔ)數(shù)據(jù)；

所述測試電路包括：

比較電路，所述比較電路復(fù)用所述頁緩沖器；

測試向量生成電路，所述測試向量生成電路用于基于地址信息生成測試向量；

控制器，所述控制器復(fù)用所述微處理器；所述控制器用于執(zhí)行測試指令，基于所述地址信息以及所述測試向量，控制所述比較電路向所述存儲(chǔ)陣列寫入測試數(shù)據(jù)后，控制所述比較電路從所述存儲(chǔ)陣列讀取所述測試數(shù)據(jù)，通過所述比較電路獲取所述測試數(shù)據(jù)與標(biāo)準(zhǔn)數(shù)據(jù)的比較結(jié)果；

所述控制器用于對(duì)所述測試指令進(jìn)行譯碼后，判斷是否執(zhí)行到操作結(jié)束指令，如果是，結(jié)束對(duì)所述存儲(chǔ)芯片的測試，如果否，執(zhí)行譯碼后的所述測試指令，以獲得所述比較結(jié)果。

2.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述微處理器包括只讀存儲(chǔ)器，用于存儲(chǔ)讀取指令；所述微處理器用于執(zhí)行所述讀取指令，以通過所述頁緩沖器讀取所述存儲(chǔ)陣列中的存儲(chǔ)數(shù)據(jù)；

所述只讀存儲(chǔ)器還存儲(chǔ)有所述測試指令，所述控制器用于基于指令指針，從所述只讀存儲(chǔ)器中讀取與所述指令指針適配的所述測試指令。

3.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述比較電路用于對(duì)測試數(shù)據(jù)與標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行異或邏輯運(yùn)算，以獲取所述比較結(jié)果；

所述控制器還用于基于所述比較結(jié)果，確定所述存儲(chǔ)芯片的故障信息。

4.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的測試電路，其特征在于，執(zhí)行當(dāng)前測試指令時(shí)，所述控制器用于獲取當(dāng)前地址信息對(duì)應(yīng)的比較結(jié)果，進(jìn)行地址遞增，判斷遞增后的地址信息是否達(dá)到最大地址，如果未達(dá)到最大地址，獲取遞增后的地址信息對(duì)應(yīng)的比較結(jié)果。

5.一種存儲(chǔ)芯片，其特征在于，所述存儲(chǔ)芯片包括：

微處理器以及存儲(chǔ)結(jié)構(gòu)，所述存儲(chǔ)結(jié)構(gòu)包括存儲(chǔ)陣列以及頁緩沖器；所述微處理器至少用于通過所述頁緩沖器讀取所述存儲(chǔ)陣列中的存儲(chǔ)數(shù)據(jù)；

還包括測試電路，所述測試電路為如權(quán)利要求1-4任一項(xiàng)所述的測試電路。

6.一種存儲(chǔ)芯片的測試方法，其特征在于，所述存儲(chǔ)芯片包括為微處理器以及存儲(chǔ)結(jié)構(gòu)，所述存儲(chǔ)結(jié)構(gòu)包括存儲(chǔ)陣列以及頁緩沖器；所述微處理器至少用于通過所述頁緩沖器讀取所述存儲(chǔ)陣列中的存儲(chǔ)數(shù)據(jù)；

復(fù)用所述微處理器執(zhí)行所述測試方法，所述測試方法包括：

獲取測試指令；

對(duì)所述測試指令進(jìn)行解碼；

完成解碼后，啟動(dòng)測試向量生成電路，以基于地址信息生成測試向量；

執(zhí)行譯碼后的所述測試指令，包括：

基于所述地址信息以及所述測試向量，復(fù)用所述頁緩沖器，向所述存儲(chǔ)陣列寫入測試數(shù)據(jù)；

復(fù)用所述頁緩沖器，從所述存儲(chǔ)陣列中讀取所述測試數(shù)據(jù)，獲取所述測試數(shù)據(jù)與標(biāo)準(zhǔn)數(shù)據(jù)的比較結(jié)果；

在完成解碼后，啟動(dòng)所述測試向量生成電路之前，還包括：

判斷是否執(zhí)行到操作結(jié)束指令，如果是，結(jié)束對(duì)所述存儲(chǔ)芯片的測試，如果否，執(zhí)行譯碼后的所述測試指令，以獲得所述比較結(jié)果。

7.根據(jù)權(quán)利要求6所述的測試方法，其特征在于，所述微處理器包括只讀存儲(chǔ)器，用于存儲(chǔ)讀取指令；所述微處理器用于執(zhí)行所述讀取指令，以通過所述頁緩沖器讀取所述存儲(chǔ)陣列中的存儲(chǔ)數(shù)據(jù)；

所述只讀存儲(chǔ)器還存儲(chǔ)有所述測試指令，所述獲取測試指令包括：基于指令指針，從所述只讀存儲(chǔ)器中讀取與所述指令指針適配的所述測試指令。

8.根據(jù)權(quán)利要求6所述的測試方法，其特征在于，獲取所述比較結(jié)果的方法包括：對(duì)測試數(shù)據(jù)與標(biāo)準(zhǔn)數(shù)據(jù)進(jìn)行異或邏輯運(yùn)算，以獲取所述比較結(jié)果；

或，所述測試方法還包括：基于所述比較結(jié)果，確定所述存儲(chǔ)芯片的故障信息；

或，所述測試方法包括：獲取當(dāng)前地址信息對(duì)應(yīng)的比較結(jié)果，進(jìn)行地址遞增，判斷遞增后的地址信息是否達(dá)到最大地址，如果未達(dá)到最大地址，獲取遞增后的地址信息對(duì)應(yīng)的比較結(jié)果。