[發明專利]半導體元器件及其制造方法、電子裝置

有效

• 申請號: 202010166362.3
• 申請日: 2020-03-11
• 公開（公告）號: CN113380713B
• 公開（公告）日: 2022-12-02
• 發明（設計）人: 金德容;吳容哲
• 申請（專利權）人: 夏泰鑫半導體（青島）有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 深圳市賽恩倍吉知識產權代理有限公司 44334
• 代理人: 饒婕;龔慧惠

一種半導體元器件的制造方法，包括：提供一半導體襯底，包括依次設置的陣列區、隔離區以及外圍區；在陣列區沉積第一氧化物層；在第一氧化物層、隔離區以及外圍區上沉積第一多晶硅層；再沉積第二氧化物層；去除陣列區及隔離區上的第一多晶硅層及第二氧化物層；在陣列區開設線槽以貫穿第一氧化物層；在第一氧化物層、線槽內、隔離區及第二氧化物層上沉積第二多晶硅層；去除線槽內之外的第二多晶硅層及外圍區上的第二氧化物層；再沉積金屬層；設置掩膜，且金屬層對應隔離區的區域從掩膜露出；蝕刻使得金屬層形成開口以露出隔離區；在開口內沉積氧化物；以及蝕刻處理露出第一氧化物層，并對應線槽形成位線。本發明還提供一種半導體元器件及電子裝置。

技術領域

本發明涉及半導體領域，尤其涉及一種半導體元器件的制造方法、上述制造方法制備的半導體元器件以及應用上述半導體元器件的電子裝置。

背景技術

現如今，半導體元器件已廣泛地得到使用。半導體元器件的制備是在基礎的硅晶圓基底上進行，經過一系列選擇性蝕刻與薄膜沉積，從而在晶圓上形成極小的結構，實現電路設計的功能。

而隨著半導體元器件結構的小型化，其集成度越來越高，導致所述半導體元器件的寄生電容也越來越大。現需提供一種制造工藝以解決上述問題。

發明內容

有鑒于此，本發明提供一種能夠減小位線的寄生電容的同時減小元器件體積的半導體元器件的制造方法。

另，還有必要提供一種由上述半導體元器件的制造方法制備的半導體元器件以及應用上述半導體元器件的電子裝置。

一種半導體元器件的制造方法，其包括以下步驟：

提供一半導體襯底，所述半導體襯底包括陣列區、外圍區以及隔離區，所述隔離區隔離所述陣列區與所述外圍區；

在所述陣列區沉積第一氧化物層；

在所述第一氧化物層、所述隔離區以及所述外圍區上沉積第一多晶硅層；

在所述第一多晶硅層上沉積第二氧化物層；

去除所述陣列區及所述隔離區上的第一多晶硅層及第二氧化物層；

在所述陣列區開設線槽，且所述線槽貫穿所述第一氧化物層；

在所述第一氧化物層、所述線槽內、所述隔離區及對應所述外圍區的所述第二氧化物層上沉積第二多晶硅層；

去除所述線槽內之外的第二多晶硅層，并去除所述外圍區上的第二氧化物層；

在所述第一氧化物層、所述線槽內的第二多晶硅層、所述隔離區及對應所述外圍區的所述第一多晶硅層上沉積金屬層；

在所述金屬層上設置掩膜，且所述金屬層對應所述隔離區的區域從所述掩膜露出；

蝕刻從所述掩膜中露出的金屬層，使得所述金屬層對應所述隔離區形成開口以露出所述隔離區；

在所述開口內沉積氧化物；以及

蝕刻處理使得所述第一氧化物層露出，并對應所述線槽形成位線。

一種半導體元器件，所述半導體元器件通過上述的半導體元器件的制造方法制得。

一種電子裝置，所述電子裝置包括如上所述的半導體元器件。

相較于現有技術，本發明的上述半導體元器件的制造方法制得半導體元器件，其可在減小位線的寄生電容的同時減小所述半導體元器件的體積。

附圖說明

圖1為本發明實施方式提供的半導體襯底的剖視圖。

圖2為在圖1所示的半導體襯底上形成第一氧化物層后的剖視圖。