[發明專利]一種多模式可計算的SRAM單元電路及其控制方法

有效

• 申請號: 202010165900.7
• 申請日: 2020-03-11
• 公開（公告）號: CN111429956B
• 公開（公告）日: 2022-04-05
• 發明（設計）人: 李正豪;杭國強;王玨;于浩;李煥
• 申請（專利權）人: 浙江大學
• 主分類號: G11C11/412
• 分類號: G11C11/412;G11C11/418;G06F7/575
• 代理公司: 杭州求是專利事務所有限公司 33200
• 代理人: 林超

1.一種多模式可計算的SRAM單元電路，其特征在于：包括兩個結構相同的邏輯子電路，每個邏輯子電路包括由兩個反向串聯的P溝道MOSFET晶體管M1和N溝道MOSFET晶體管M2構成的一個反相器、由兩個反向串聯的P溝道MOSFET晶體管M3和N溝道MOSFET晶體管M4構成的一個反相器、兩個存取管M5和M6以及兩組計算和讀取單元；每個反相器中，兩個MOSFET晶體管的漏極相連接形成串聯，串聯后的兩端源極分別連接到工作電壓VDD和地，且兩個反相器的MOSFET晶體管間引出分別連接到第一邏輯存儲單元中節點Q和第二邏輯存儲單元中節點QB；存取管M5和M6的源極分別連接到第一接位線BL、第二接位線BLB，存取管M5和M6的漏極分別連接到第一邏輯存儲單元中節點Q、第二邏輯存儲單元中節點QB，存取管M5和M6的柵極均接第三字線WL1；兩組計算和讀取單元對稱布置，三個N溝道MOSFET晶體管M7、M8和M9構成第一組計算和讀取單元，三個N溝道MOSFET晶體管M7、M8和M9的漏極連接在一起，三個N溝道MOSFET晶體管M7、M8和M9源極分別連接到第一位線RBLB1、第二位線RBL1、第三位線CBL1；三個N溝道MOSFET晶體管M10、M11和M12構成第二組計算和讀取單元，三個N溝道MOSFET晶體管M10、M11和M12的漏極連接在一起，三個N溝道MOSFET晶體管M10、M11和M12源極分別連接到第四位線RBLB2、第五位線RBL2、第六位線CBL2；N溝道MOSFET晶體管M7和N溝道MOSFET晶體管M11的柵極連接到第二邏輯存儲單元中節點QB，N溝道MOSFET晶體管M8和N溝道MOSFET晶體管M10的柵極連接到第一邏輯存儲單元中節點Q；N溝道MOSFET晶體管M9的柵極接第一字線RWL1，N溝道MOSFET晶體管M12的柵極接第二字線RWL2；

所述的兩個P溝道MOSFET晶體管M1和M3的源極接工作電壓VDD，兩個N溝道MOSFET晶體管M2和M4的源極接地，P溝道MOSFET晶體管M1的漏極和N溝道MOSFET晶體管M2的漏極均相連于第一邏輯存儲單元中節點Q，P溝道MOSFET晶體管M3的漏極和N溝道MOSFET晶體管M4的漏極均相連于第二邏輯存儲單元中節點QB。

2.根據權利要求1所述的一種多模式可計算的SRAM單元電路，其特征在于：每個存取管均由N溝道MOSFET晶體管構成。

3.根據權利要求1所述的一種多模式可計算的SRAM單元電路，其特征在于：所述的第一位線RBLB1、第二位線RBL1分別連接到外部的充電電路，充電電路的輸出為高電平VDD。

4.根據權利要求1所述的一種多模式可計算的SRAM單元電路，其特征在于：每個所述邏輯子電路存儲一個數據，數據為二進制“0”或者“1”。