[發明專利]一種數據傳輸控制方法及裝置

在審

• 申請號: 202010162763.1
• 申請日: 2020-03-10
• 公開（公告）號: CN111401541A
• 公開（公告）日: 2020-07-10
• 發明（設計）人: 陳子荷;唐明華;袁濤;趙修齊;馬愛永;王宏利
• 申請（專利權）人: 湖南國科微電子股份有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06F9/38
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 劉奕

本發明公開了一種數據傳輸控制方法及裝置，該方法包括：處理器發送數據請求命令；直接內存存取控制器接收并處理處理器發送的數據請求命令，確定數據讀取規則；直接內存存取控制器根據數據讀取規則從隨機靜態存儲器中讀取處理器請求的數據，并將處理器請求的數據發送至處理器；其中，直接內存存取控制器被配置為可以同時接收并處理多個處理器發送的數據請求命令，確定相應的數據讀取規則；處理器接收請求的數據并開始運算。本發明能夠使不同的處理器可以并行從神經網絡加速處理器內部的靜態隨機存儲器中讀取數據，節省運算時數據傳輸的等待時間。

技術領域

本發明涉及計算機技術領域，特別涉及一種數據傳輸控制方法及裝置。

背景技術

神經網絡，是一種模仿動物神經網絡行為特征，進行分布式并行信息處理的算法數學模型，依靠系統的復雜程度，通過調整內部大量節點之間相互連接的關系，從而達到處理信息的目的。NNA(Neural Network Accelerator)也稱為神經網絡加速器，是專用的計算人工智能應用場景里包含的運算任務的模塊，神經網絡模型的計算復雜度和輸入數據大小成正比，隨著人工智能運用場景越來越廣，需要運算的數據量也越來越大。

現有的神經網絡加速器不支持并行運行，NNA處理器運算完成后需要將數據搬移到外部由其它HOST處理器計算，運算過程中需要等待上一步的運算結果才能進行下一步的數據傳輸，一旦數據量大，則運算時數據傳輸等待時間過長，運算效率低。

發明內容

為解決上述技術問題，本發明提供一種數據傳輸控制方法及裝置，能夠使不同的處理器可以并行從神經網絡加速處理器內部的靜態隨機存儲器中讀取數據，節省運算時數據傳輸的等待時間。

本發明一方面提供一種數據傳輸控制方法，包括：

處理器發送數據請求命令；

直接內存存取控制器接收并處理所述處理器發送的數據請求命令，確定數據讀取規則；所述直接內存存取控制器根據所述數據讀取規則從隨機靜態存儲器中讀取所述處理器請求的數據，并將所述處理器請求的數據發送至所述處理器；其中，所述直接內存存取控制器被配置為可以同時接收并處理多個所述處理器發送的數據請求命令，確定相應的數據讀取規則；

所述處理器接收請求的數據并開始運算。

優選地，所述處理器包括神經網絡加速處理器和/或外部處理器。

優選地，其中，

當所述處理器包括神經網絡加速處理器時，所述直接內存存取控制器接收并處理所述神經網絡加速處理器發送的數據請求命令，確定神經網絡加速處理器數據讀取地址；所述直接內存存取控制器根據所述神經網絡加速處理器數據讀取地址從靜態隨機存儲器中讀取所述神經網絡加速處理器請求的數據，并將所述神經網絡加速處理器請求的數據發送至所述神經網絡加速處理器；

當所述處理器包括外部處理器時，所述直接內存存取控制器接收并處理所述外部處理器發送的數據請求命令，確定外部處理器數據讀取地址；所述直接內存存取控制器根據所述外部處理器數據讀取地址從靜態隨機存儲器中讀取所述外部處理器請求的數據，并將所述外部處理器請求的數據發送至所述外部處理器；

當所述處理器包括神經網絡加速處理器和外部處理器時，所述直接內存存取控制器接收并處理所述神經網絡加速處理器發送的數據請求命令和所述外部處理器發送的數據請求命令，確定神經網絡加速處理器數據讀取地址和外部處理器數據讀取地址；所述直接內存存取控制器根據所述神經網絡加速處理器數據讀取地址從靜態隨機存儲器中讀取所述神經網絡加速處理器請求的數據和根據所述外部處理器數據讀取地址從靜態隨機存儲器中讀取所述外部處理器請求的數據，并將所述神經網絡加速處理器請求的數據發送至所述神經網絡加速處理器和將所述外部處理器請求的數據發送至所述外部處理器。

優選地，當所述處理器包括神經網絡加速處理器和外部處理器時，所述方法還包括：