[發明專利]內存存儲裝置及數據訪問方法

在審

• 申請號: 202010161867.0
• 申請日: 2020-03-10
• 公開（公告）號: CN113380303A
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 林立偉;蔡宗寰;林紀舜
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: G11C16/26
• 分類號: G11C16/26;G11C29/42
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 朱穎;臧建明

本發明提供一種內存存儲裝置，包括內存存儲陣列以及內存控制器。內存存儲陣列用于存儲數據。內存控制器耦接至內存存儲陣列。內存控制器用于將欲寫入的數據寫入內存存儲陣列。欲寫入的數據包括多個數據位及翻轉位。并且，內存控制器對欲寫入的數據進行驗證操作，以判斷數據位是否包括錯誤位并且記錄錯誤位的信息。內存控制器依據錯誤位的數量來決定是否將數據位及翻轉位的極性倒置，并且記錄翻轉位的極性。另外，一種數據訪問方法亦被提出。

技術領域

本發明涉及電子裝置及操作方法，且確切地說涉及一種內存存儲裝置及數據訪問方法。

背景技術

一般來說，可根據錯誤校正碼(error correcting code，ECC)將欲寫入到非易失性或易失性內存(non-volatile or volatile memory)的數據編碼成碼字(code word)。也可通過對應的譯碼程序來處理從內存讀取的碼字以還原所述數據。碼字通常是數據本身與根據以下產生的校驗位(parity bits)的組合：博斯-喬杜里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)碼、漢明碼(hamming code)、具有額外奇偶校驗的漢明碼(SECDED)、里德-索羅門(Reed-Solomon)碼、蕭氏(Hsiao)碼、或連氏(Lien)碼等。

然而，錯誤校正碼引擎的校正能力愈強(即可校正錯誤位的數量愈多)，就必須要愈多的校驗位。校驗位的數量愈多就會增加所述數據的位開支(overhead)。

發明內容

本發明提供一種內存存儲裝置及數據訪問方法，可增加對數據中的錯誤位的校正能力。

本發明的內存存儲裝置包括內存存儲陣列以及內存控制器。內存存儲陣列用于存儲數據。內存控制器耦接至內存存儲陣列。內存控制器用于將欲寫入的數據寫入內存存儲陣列。欲寫入的數據包括多個數據位及翻轉位(flip bit)。并且，內存控制器對欲寫入的數據進行驗證操作，以判斷數據位是否包括錯誤位并且記錄錯誤位的信息。內存控制器依據錯誤位的數量來決定是否將數據位及翻轉位的極性倒置(invert)，并且記錄翻轉位的極性(parity)。

本發明的內存存儲裝置的數據訪問方法，包括：對欲寫入的數據進行驗證操作，以判斷多個數據位是否包括錯誤位并且記錄錯誤位的信息，其中欲寫入的數據包括數據位及一翻轉位，以及錯誤位的信息包括錯誤位的數量；依據錯誤位的數量來決定是否將數據位及翻轉位的極性倒置，并且記錄翻轉位的極性；以及將欲寫入的數據寫入內存存儲陣列。

附圖說明

包含附圖以提供對本發明的進一步理解，且附圖并入在本說明書中并且構成本說明書的一部分。附圖說明本發明的實施例，并且與描述一起用于解釋本發明的原理。

圖1示出本發明一實施例的內存存儲裝置的概要示意圖。

圖2示出本發明一實施例的數據訪問方法的步驟流程圖。

圖3示出本發明另一實施例的內存存儲裝置的概要示意圖。

圖4示出本發明一實施例的數據寫入方法的步驟流程圖。

圖5示出本發明一實施例的數據讀取方法的步驟流程圖。

附圖標號說明

100、300：內存存儲裝置；

110：內存控制器；

120：內存存儲陣列；

200：欲寫入的數據；

230：輸入緩沖器；

240：緩存器；

250：錯誤校正碼引擎；