[發(fā)明專利]一種信息處理芯片放電電路

有效

• 申請(qǐng)?zhí)枺?/td>: 202010161390.6
• 申請(qǐng)日: 2020-03-10
• 公開(kāi)（公告）號(hào): CN111404364B
• 公開(kāi)（公告）日: 2021-11-16
• 發(fā)明（設(shè)計(jì)）人: 李穎超
• 申請(qǐng)（專利權(quán)）人: 蘇州浪潮智能科技有限公司
• 主分類(lèi)號(hào): H02M1/32
• 分類(lèi)號(hào): H02M1/32;H02H7/20
• 代理公司: 濟(jì)南誠(chéng)智商標(biāo)專利事務(wù)所有限公司 37105
• 代理人: 黃曉燕

本發(fā)明涉及服務(wù)器技術(shù)領(lǐng)域，提供一種信息處理芯片放電電路，包括Core電電源軌放電單元和若干個(gè)非Core電電源軌放電單元，Core電電源軌放電單元將Core電的電壓V_Core與第一參考電壓的進(jìn)行大小比較，當(dāng)Core電的電壓V_Core大于第一參考電壓時(shí)，對(duì)Core電電源軌進(jìn)行快速放電；非Core電電源軌放電單元將Core電的電壓V_Core與非Core電的電壓V_非Core的差值和第二參考電壓進(jìn)行大小比較，當(dāng)差值大于第二參考電壓時(shí)，對(duì)非Core電電源軌進(jìn)行快速放電，從而實(shí)現(xiàn)將FPGA的各電源軌電壓快速降到規(guī)定范圍，保障FPGA的安全。

技術(shù)領(lǐng)域

本發(fā)明屬于服務(wù)器技術(shù)領(lǐng)域，尤其涉及一種信息處理芯片放電電路。

背景技術(shù)

伴隨云計(jì)算的發(fā)展，信息化逐漸覆蓋到社會(huì)的各個(gè)領(lǐng)域。人們的日常工作生活越來(lái)越多的通過(guò)網(wǎng)絡(luò)來(lái)進(jìn)行交流，網(wǎng)絡(luò)數(shù)據(jù)量也在不斷增加，這對(duì)FPGA信息處理能力提出了更高的要求，推動(dòng)了FPGA的升級(jí)與換代。隨著FPGA的升級(jí)與換代，信息處理能力提高了，隨之而來(lái)的是功耗的大幅提升，每個(gè)電源軌上電容的也越來(lái)越多，這導(dǎo)致了FPGA停止工作后，不同電源軌的放電時(shí)間變長(zhǎng)。但是由于FPGA要求在其斷電后，其各電源軌要在一定時(shí)間內(nèi)下降到安全電壓值，并且各電源軌與核電之間的壓差要控制在一定范圍內(nèi)。

因此，為了滿足芯片各電源軌放電的要求，現(xiàn)有設(shè)計(jì)方法為電阻與MOS管串聯(lián)后并聯(lián)在各電源軌的供電線路上，并通過(guò)控制MOS的開(kāi)關(guān)以達(dá)到放電的目的。但是，放電電阻一旦確定其放電速度就確定了，而且其阻值隨著時(shí)間與溫度的變化會(huì)逐漸變大，放電速度難以保證，并且沒(méi)有考慮各電源軌與核電間的壓差,以及檢查放電完成后的電壓。

發(fā)明內(nèi)容

針對(duì)現(xiàn)有技術(shù)中的缺陷，本發(fā)明提供了一種信息處理芯片放電電路，旨在解決現(xiàn)有技術(shù)中放電電阻一旦確定其放電速度就確定了，而且其阻值隨著時(shí)間與溫度的變化會(huì)逐漸變大，放電速度難以保證，并且沒(méi)有考慮各電源軌與核電間的壓差，以及檢查放電完成后的電壓的問(wèn)題。

本發(fā)明所提供的技術(shù)方案是：一種信息處理芯片放電電路，包括Core電電源軌放電單元和若干個(gè)非Core電電源軌放電單元，所述Core電電源軌放電單元和非Core電電源軌放電單元均與放電控制端連接；

所述Core電電源軌放電單元，用于根據(jù)所述放電控制端的斷電控制信號(hào)，將Core電的電壓V_Core與第一參考電壓的進(jìn)行大小比較，當(dāng)Core電的電壓V_Core大于第一參考電壓時(shí)，對(duì)Core電電源軌進(jìn)行快速放電；

所述非Core電電源軌放電單元，根據(jù)所述放電控制端的斷電控制信號(hào)，將Core電的電壓V_Core與非Core電的電壓V_非Core的差值和第二參考電壓進(jìn)行大小比較，當(dāng)差值大于第二參考電壓時(shí)，對(duì)非Core電電源軌進(jìn)行快速放電。

作為一種改進(jìn)的方案，所述第一參考電壓為0.1V電壓，所述第二參考電壓為0.7V電壓。

作為一種改進(jìn)的方案，所述Core電電源軌放電單元包括第一差分放大器、場(chǎng)效應(yīng)管Q3、場(chǎng)效應(yīng)管Q5和放電電阻R3；

所述第一差分放大器的輸入端為V_Core電壓信號(hào)和0.1V電壓信號(hào)，輸出端連接場(chǎng)效應(yīng)管Q3的柵極，所述場(chǎng)效應(yīng)管Q3的漏極與電阻R3連接，所述電阻R3的另一端與0.9V Core電電源軌連接，所述場(chǎng)效應(yīng)管Q3的源極接地；

所述0.9V Core電電源軌與所述電阻R3之間的電路上設(shè)有第一電路節(jié)點(diǎn)，所述第一電路節(jié)點(diǎn)引出的線路與DC-DC轉(zhuǎn)換芯片U3的針腳VOUT連接，所述DC-DC轉(zhuǎn)換芯片U3的針腳EN與放電控制端連接；