[發明專利]一種基于多塊DDS同步的去斜處理方法

在審

• 申請號: 202010157750.5
• 申請日: 2020-03-09
• 公開（公告）號: CN111273252A
• 公開（公告）日: 2020-06-12
• 發明（設計）人: 蘇皎陽;張鳳萍;劉亞奇;付朝偉;王海濤
• 申請（專利權）人: 上海無線電設備研究所
• 主分類號: G01S7/41
• 分類號: G01S7/41;G01S13/88
• 代理公司: 上海元好知識產權代理有限公司 31323
• 代理人: 張妍;劉琰

本發明公開了一種基于多塊DDS同步的去斜處理方法，包括以下步驟：步驟1：為所有DDS提供完全一致的參考時鐘；步驟2：通過一塊FPGA向所有DDS提供完全一致的IO_UPDATE信號；步驟3：通過FPGA對DDS進行同步配置；判斷所有DDS的同步時鐘信號是否完全對齊；若未對齊，重新配置；步驟4：同步完成后，根據實際需求將一路或多路DDS信號傳輸至發射前端進行發射，一路DDS信號作為參考信號傳輸至接收端；步驟5：通過對發射信號與參考信號進行時延精控，完成去斜處理。此發明解決了傳統的雷達高度計去斜處理中器件同步性差導致時延偏差的問題，通過多塊DDS芯片結合FPGA精準控制輸出信號間時延，降低了差頻頻點與信號帶寬，減小了系統硬件壓力，實現了測距結果更精準的效果。

技術領域

本發明涉及雷達高度計技術領域，具體涉及一種基于多塊DDS同步的去斜處理方法。

背景技術

作為一種高分辨率雷達，合成孔徑雷達的二維成像需要很高的距離分辨率，這意味著發射信號要有很大的帶寬。信號帶寬增大對雷達系統接收端的采集能力提出更高的要求，為降低系統硬件壓力，可以通過去斜處理的方法，降低回波信號帶寬，從而減小數據采集難度。同時，還可以根據目標距離預設發射信號與參考信號之間的時延，降低去斜處理后的差頻頻點，進一步減小系統硬件壓力。

上述處理方法對發射信號與參考信號的一致性要求高，如果兩個信號同步性差，則會引入測距誤差，影響系統指標。

發明內容

本發明的目的是提供一種基于多塊DDS同步的去斜處理方法。此方法旨在解決傳統的雷達高度計去斜處理中器件同步性差導致時延偏差的問題，通過多塊DDS芯片同步結合FPGA精準控制輸出信號間時延，降低差頻頻點與信號帶寬，減小系統硬件壓力，實現測距結果更精準的效果。

為達到上述目的，本發明提供了一種基于多塊DDS同步的去斜處理方法，包括以下步驟：

步驟1：通過硬件電路設計為所有DDS提供完全一致的參考時鐘信號REF_CLK；

步驟2：通過一塊FPGA向所有DDS提供完全一致的IO_UPDATE信號；

步驟3：需選擇一塊DDS作為主機，其余DDS作從機。通過主機DDS輸出SYNC_OUT信號作為所有DDS同步的基準信號,送入所有DDS(包括主機)SYNC_IN輸入端。

步驟4：通過FPGA對DDS進行同步配置。根據所有DDS的SYNC_CLK輸出端信號是否對完全對齊判斷所有DDS是否同步；若未對齊，重新配置；若對齊，完成同步；

步驟5：同步完成后，根據實際需求配置DDS芯片工作參數，配置完成后，需取一路DDS作為參考信號源，并將其AOUT輸出端信號作為參考信號送入接收前端；將其余通道DDS的AOUT輸出端信號傳輸至發射前端，作為發射信號進行發射；

步驟6：通過對發射信號與參考信號進行時延精控，完成去斜處理。

最優選的，參考時鐘信號REF_CLK通過低噪聲寬頻帶頻率合成器生成，并通過時鐘緩沖器分成若干路，分配給每一塊DDS芯片，低噪聲寬頻帶頻率合成器的信號為LMX2581，第一時鐘緩沖器的型號為ADCLK944。

最優選的，同步基準信號SYNC_OUT通過第二時鐘緩沖器分別分成若干路，每一路同步輸出信號SYNC_OUT分配給每一塊DDS芯片的SYNC_IN管腳；第二時鐘緩沖器的型號為AD9513BCPZ。

最優選的，寄存器更新信號IO_UPDATE由一塊FPGA信號提供，FPGA型號為XC7Z020-2CLG484I。

最優選的，每一路參考時鐘信號REF_CLK傳輸至每一塊DDS芯片前需要對REF_CLK信號線進行等長處理，使每一路參考時鐘信號REF_CLK保持完全一致；