[發明專利]數據寫入系統與方法

在審

• 申請號: 202010156660.4
• 申請日: 2020-03-09
• 公開（公告）號: CN113377684A
• 公開（公告）日: 2021-09-10
• 發明（設計）人: 盧彥儒
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F12/0871
• 代理公司: 北京市君合律師事務所 11517
• 代理人: 畢長生;李文晴

本發明提供一種數據寫入系統，其包含一處理電路、一第一內存、一第一寄存器、一第二寄存器以及一第二內存。第一內存耦接處理電路。第一寄存器用以儲存一基址信息。第二寄存器用以儲存一頂址信息。第二內存耦接第一內存。若一高速緩存未命中且一讀取命令的一存取地址位于第二內存的至少一范圍中，相應于存取地址的一預設數據量的數據自第二內存寫入第一內存的至少一第一路。基址信息以及頂址信息定義出至少一范圍。

技術領域

本發明涉及一種高速緩存技術，特別是關于一種適用于高速緩存的數據寫入系統以及數據寫入方法。

背景技術

在內存技術中，高速緩存可協同主存儲器運作。相較于主存儲器，高速緩存的運作速度較快。據此，由于配置高速緩存，可提高整個系統的運作效率。

然而，如何在配置有高速緩存的情況下降低成本或縮小電路面積，為本領域的重要問題。

發明內容

本發明的一些實施方式是關于一種數據寫入系統。數據寫入系統包含一處理電路、一第一內存、一第一寄存器、一第二寄存器以及一第二內存。第一內存耦接處理電路。第一寄存器用以儲存一基址信息。第二寄存器用以儲存一頂址信息。第二內存耦接第一內存。若一高速緩存未命中且一讀取命令的一存取地址位于第二內存的至少一范圍中，相應于存取地址的一預設數據量的數據自第二內存寫入第一內存的至少一第一路?；沸畔⒁约绊斨沸畔⒍x出至少一范圍。

本發明的一些實施方式是關于一種數據寫入方法包含：判斷是否發生一高速緩存未命中且一讀取命令的一存取地址是否位于一第一閃存的至少一范圍中；以及若是，將相應于存取地址的一預設數據量的數據自第一內存寫入一第二內存的至少一第一路。一基址信息以及頂址信息定義出該至少一范圍，基址信息儲存于一第一寄存器，且頂址信息儲存于一第二寄存器。

綜上所述，本發明的數據寫入系統以及數據寫入方法，無需設置其他內存(例如：動態隨機存取內存)，可達到降低成本以及縮小電路面積的功效。

附圖說明

為使本發明的上述和其他目的、特征、優點與實施例能夠更明顯易懂，所附附圖的說明如下：

圖1是依照本發明一些實施例的一數據寫入系統的示意圖；

圖2是依照本發明一些實施例的一高速緩存的示意圖；

圖3是依照本發明一些實施例的一數據寫入方法的流程圖。

具體實施方式

以下將根據附圖公開本發明的多個實施方式。應了解，實踐上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實踐上的細節是非必要的。此外，為簡化圖式起見，一些習慣的結構與組件在附圖中將以簡單示意的方式示出。

在本文中所使用的用詞“耦接”可指“電性耦接”，用詞“連接”可指“電性連接”?！榜罱印奔啊斑B接”可指兩個或多個組件相互配合或相互互動。

參考圖1。圖1是依照本發明一些實施例所示出的數據寫入系統100的示意圖。以圖1為例，數據寫入系統100包含核心處理電路120、高速緩存(cache)內存140、內存160以及寄存器R1-R3。

在一些實施例中，內存160是以與非門閃存(NAND flash memory)實現。由于與非門閃存具有便宜的優點，因此采用與非門閃存，可降低數據寫入系統100的成本。

寄存器R1-R3分別耦接核心處理電路120。核心處理電路120分別耦接高速緩存140以及內存160。高速緩存140耦接內存160。