[發明專利]存儲器系統

在審

• 申請號: 202010156015.2
• 申請日: 2020-03-09
• 公開（公告）號: CN112037836A
• 公開（公告）日: 2020-12-04
• 發明（設計）人: 井川原俊一;小島慶久;天木健彥;西川卓
• 申請（專利權）人: 鎧俠股份有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 牛玉婷

1.一種存儲器系統，具備：

非易失性存儲器；以及

控制器，具有將第1數據編碼為第2數據的第1切換編碼器，所述控制器將所述第2數據發送到所述非易失性存儲器，所述第1數據具有第1比特長和第1切換次數，所述第2數據具有長于所述第1比特長的第2比特長和比所述第1切換次數少的第2切換次數。

2.如權利請求1所述的存儲器系統，

所述控制器向所述非易失性存儲器發送第1同步信號，所述第1同步信號對所述非易失性存儲器指示獲取所述第2數據的定時。

3.如權利請求2所述的存儲器系統，

發送所述第1同步信號的次數與所述第2比特長對應。

4.如權利請求1所述的存儲器系統，

所述非易失性存儲器具有將所述第2數據解碼為所述第1數據的第1切換解碼器、和存儲所述第1數據的存儲器單元陣列。

5.如權利請求1所述的存儲器系統，

所述非易失性存儲器具有將第3數據編碼為第4數據的第2切換編碼器，所述第3數據被從所述存儲器單元陣列讀出，具有第3比特長和第3切換次數，所述第4數據具有長于所述第3比特長的第4比特長和比所述第3切換次數少的第4切換次數。

6.如權利請求5所述的存儲器系統，

所述非易失性存儲器向所述控制器發送第2同步信號，所述第2同步信號對所述控制器指示獲取所述第4數據的定時。

7.如權利請求6所述的存儲器系統，

發送所述第2同步信號的次數與所述第4比特長對應。

8.如權利請求5所述的存儲器系統，

所述控制器向所述非易失性存儲器發送指示信號，所述指示信號指示所述非易失性存儲器輸出所述第4數據。

9.如權利請求8所述的存儲器系統，

發送所述指示信號的次數與所述第4比特長對應。

10.如權利請求8所述的存儲器系統，

所述非易失性存儲器按照所述指示信號生成第2同步信號，所述第2同步信號對所述控制器指示獲取所述第4數據的定時。

11.如權利請求5所述的存儲器系統，

所述控制器具有第2切換解碼器，將從所述非易失性存儲器發送到所述控制器的所述第4數據解碼為所述第3數據。

12.如權利請求11所述的存儲器系統，

所述第2數據與所述第4數據的比特長相同。

13.如權利請求3所述的存儲器系統，

還具備在所述非易失性存儲器與所述控制器之間連接的接口芯片，所述接口芯片具有解碼由所述控制器發送的所述第2數據的第1切換解碼器，并將解碼后的所述第2數據發送到所述非易失性存儲器。

14.如權利請求4所述的存儲器系統，

解碼后的所述第2數據與所述第1數據的數據值相同。

15.如權利請求14所述的存儲器系統，

還具備將第4數據發送到所述控制器的接口芯片，所述接口芯片具有將從所述非易失性存儲器接收到的第3數據編碼為所述第4數據的第2切換編碼器，所述第3數據具有第3比特長和第3切換次數，所述第4數據具有長于所述第3比特長的第4比特長和比所述第3切換次數少的第4切換次數。

16.如權利請求1所述的存儲器系統，

所述非易失性存儲器具有：將所述第2數據隨機化的隨機數發生器、和寫入有所述隨機化后的所述第2數據的存儲器單元陣列。