[發明專利]半導體元件及其制備方法

在審

• 申請號: 202010155807.8
• 申請日: 2020-03-09
• 公開（公告）號: CN112086435A
• 公開（公告）日: 2020-12-15
• 發明（設計）人: 盧立翰
• 申請（專利權）人: 南亞科技股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/00;H01L23/498;H01L23/538;H01L21/48;H01L21/768
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 黃艷

本公開提供一種半導體元件及其制備方法。該半導體元件具有至少一晶粒。該至少一晶粒具有一集成電路區、圍繞該集成電路區的一第一凹陷區以及圍繞該第一凹陷區的一第二凹陷區。一第一凹陷部配置在該第一凹陷區中，且一第二凹陷部配置在該第二凹陷區中。

技術領域

本公開主張2019/06/13申請的美國正式申請案第16/440,376號的優先權及益處，該美國正式申請案的內容以全文引用的方式并入本文中。

本公開涉及一種半導體元件及其制備方法。特別涉及一種具有多個凹陷的半導體元件及其制備方法。

背景技術

半導體元件是使用在不同的電子應用中，例如個人電腦、移動電話、數碼相機，以及其他電子設備。在半導體元件的制備期間，開裂(cracks)或濕氣(moisture)可能影響半導體元件的功能。因此在達到改善品質、良率以及可靠度上仍具有挑戰性。

上文的“現有技術”說明僅是提供背景技術，并未承認上文的“現有技術”說明揭示本公開的標的，不構成本公開的現有技術，且上文的“現有技術”的任何說明均不應作為本公開的任一部分。

發明內容

本公開提供一種可靠的半導體元件及其制備方法。

本公開的一實施例提供一種在一半導體元件。該半導體元件包括至少一晶粒。該至少一晶粒具有一集成電路區、圍繞該集成電路區的一第一凹陷區以及圍繞該第一凹陷區的一第二凹陷區。一第一凹陷部配置在該第一凹陷區中，且一第二凹陷部配置在該第二凹陷區中。

在本公開的一些實施例中，所述的半導體元件還包括一第一導電結構，其中該第一導電結構配置在該第一凹陷部與該第二凹陷部之間。

在本公開的一些實施例中，所述的半導體元件還包括一第二導電結構，其中該第二導電結構圍繞該第二凹陷部設置。

在本公開的一些實施例中，所述的半導體元件還包括一緩沖區，其中該緩沖區圍繞該集成電路區設置，并以該第一凹陷區插置在其間。

在本公開的一些實施例中，該第一導電結構包括多個隔離層以及多個導電層，其中所述隔離層疊置在該晶粒的一基底上，所述導電層配置在一些所述隔離層之間。

在本公開的一些實施例中，該第二導電結構包括多個隔離層以及多個導電層，其中所述隔離層疊置在該晶粒的一基底上，所述導電層配置在一些所述隔離層之間。

在本公開的一些實施例中，該第一導電結構包括多個隔離層、多個導電層以及多個通孔，其中所述隔離層疊置在該晶粒的一基底上，所述導電層配置在一些所述隔離層之間，而所述通孔穿經其他所述隔離層以電性連接所述導電層。

在本公開的一些實施例中，該第二導電結構包括多個隔離層、多個導電層以及多個通孔，其中所述隔離層疊置在該晶粒的一基底上，所述導電層配置在一些所述隔離層之間，而所述通孔穿經其他所述隔離層以電性連接所述導電層。

在本公開的一些實施例中，該第一導電結構為電性接地。

在本公開的一些實施例中，該第二導電結構為電性接地。

在本公開的另一實施例中提供一種半導體元件。該半導體元件包括至少一晶粒。該至少一晶粒具有一集成電路區、圍繞該集成電路區的一第一凹陷區以及圍繞該第一凹陷區的一第二凹陷區。一第一柱狀阻擋結構配置在該第一凹陷區中，且一第二柱狀阻擋結構配置在該第二凹陷區中。

在本公開的一些實施例中，所述的半導體元件還包括一第一導電結構，其中該第一導電結構配置在該第一柱狀阻擋結構與該第二柱狀阻擋結構之間。

在本公開的一些實施例中，所述的半導體元件還包括一第二導電結構，其中該第二導電結構圍繞該第二柱狀阻擋結構設置。